| 静态时序分析中的门延时计算 |
| |
| 引用本文： | 邵波,杨华中,罗嵘,汪蕙. 静态时序分析中的门延时计算[J]. 半导体技术, 2003, 28(7): 43-46 |
| |
| 作者姓名： | 邵波 杨华中 罗嵘 汪蕙 |
| |
| 作者单位： | 清华大学电子工程系,北京,100084 |
| |
| 基金项目： | 国家重点基础研究发展规划(G1999022903)，国家自然科学杰出青年基金(60025101)，“863”计划(2002AA1Z1460)项目。 |
| |
| 摘 要： | 静态时序分析由于速度快和容量大而广泛应用于时序验证,而门延时的计算则是静态时序分析中的关键部分。以前利用等效输出驱动点导纳函数相等原理产生的模型,由于不能很好的与等效电容公式结合,门延时的计算存在过于悲观性或乐观性结果。本文采用输出驱动导纳和互连线拓扑结构相结合的方法, 对门延时负载模型进行了改进,很好地与等效电容计算结合,保证了静态时序分析的准确性。
|
| 关 键 词： | 静态时序分析 门延时 输出驱动点导纳函数 等效电容 |
| 文章编号： | 1003-353X(2003)07-0043-04 |
Gate delay computing in static timing analysis |
| |
| SHAO Bo YANG Hua-zhong LUO Rong WANG Hui. Gate delay computing in static timing analysis[J]. Semiconductor Technology, 2003, 28(7): 43-46 |
| |
| Authors: | SHAO Bo YANG Hua-zhong LUO Rong WANG Hui |
| |
| Abstract: | |
| |
| Keywords: | Static timing analysis Gate delay output driving point admittance formulation equivalent capacitance |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
