| 基于FPGA的高级数据加密AES中的字节替换设计 |
| |
| 引用本文： | 郑志安,夏国荣.基于FPGA的高级数据加密AES中的字节替换设计[J].国外电子元器件,2005(8):57-59. |
| |
| 作者姓名： | 郑志安 夏国荣 |
| |
| 作者单位： | 中南林学院,电子与信息工程学院,湖南,长沙,410004 |
| |
| 摘 要： | 介绍AES中的字节替换算法原理并阐述基于FPGA的设计和实现。为了提高系统工作速度．在设计中应用了流水线技术。最后利用MAXPLUS—Ⅱ开发工具给出仿真结果，并分析了系统工作速度。
|
| 关 键 词： | AES FPGA 字节替换 流水线技术 |
| 文章编号： | 1006-6977（2005）08-0057-03 |
| 收稿时间： | 2005-06-27 |
| 修稿时间： | 2005年6月27日 |
Design of SubBytes transform circuit for AES cipher based on FPGA |
| |
| ZHENG Zhi-an,XIA Guo-rong.Design of SubBytes transform circuit for AES cipher based on FPGA[J].International Electronic Elements,2005(8):57-59. |
| |
| Authors: | ZHENG Zhi-an XIA Guo-rong |
| |
| Abstract: | The principle of SubBytes transform circuit for AES cipher and the design based on FPGA are introduced in this paper. In order to improve the system speed,the pipeline technology is applied into the design. The design uses the EDA tools- - - MAXPLUSII and gives the simulation result and system speed. |
| |
| Keywords: | AES FPGA SubBytes transform pipeline technology |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
