| 一种CMOS高速可编程双模前置分频器 |
| |
| 引用本文： | 孙铁, 惠春,. 一种CMOS高速可编程双模前置分频器[J]. 电子器件, 2005, 28(2): 398-400,403 |
| |
| 作者姓名： | 孙铁 惠春 |
| |
| 作者单位： | 上海交通大学微纳米科学技术研究院,上海,200030;上海交通大学微纳米科学技术研究院,上海,200030 |
| |
| 摘 要： | 在锁相环设计中，双模前置分频器(dual—modulus prescaler)是一个速度瓶颈，而D触发器是限制其速度的主要因素。我们对传统的Yuan-Svensson真正单相时钟(TSPC)D触发器(DFF)做了改进，给出了动态有比D触发器的结构，该触发器结构简单，工作频率高，功耗低。并基于此设计了一个可变分频比双模前置分频器，可适用于多种无线通信标准。采用0．35μm CMOS工艺参数进行仿真，结果表明，在3．3V电源电压下其工作频率可达4．1GHz。
|
| 关 键 词： | 锁相环 频率合成器 前置分频器 D触发器 |
| 文章编号： | 1005-9490(2005)02-0398-03 |
A CMOS High-Speed Programmable Dual-Modulus Prescaler |
| |
| SUN Tie,HUI Chun. A CMOS High-Speed Programmable Dual-Modulus Prescaler[J]. Journal of Electron Devices, 2005, 28(2): 398-400,403 |
| |
| Authors: | SUN Tie HUI Chun |
| |
| Affiliation: | Research Institute of Micro/Nano Science and Technology; Shanghai Jiao Tong University; Shanghai 200030; China |
| |
| Abstract: | In PLL design, dua-l modulus pr escaler is one o f the bot t lenecks in achieving a hig her oper at ion |
| |
| Keywords: | PLL(phase locked loop) frequency synthesizer prescaler D flip-flop |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
