| 一种千万门FPGA芯片中DSP硬核的设计 |
| |
| 引用本文： | 李正杰,张英.一种千万门FPGA芯片中DSP硬核的设计[J].微电子学,2018,48(4):485-490. |
| |
| 作者姓名： | 李正杰 张英 |
| |
| 作者单位： | 成都华微电子科技有限公司, 成都 610041,成都华微电子科技有限公司, 成都 610041 |
| |
| 基金项目： | 国家十二五重大专项资助项目 |
| |
| 摘 要： | 提出了一种千万门FPGA芯片中DSP硬核的设计。基于SMIC 65 nm CMOS工艺,以全定制技术设计实现了一个高性能的DSP硬核。DSP硬核主要包括输入输出逻辑、乘法器、XYZ选择器和模式控制单元、加法器等部分。为了提高DSP硬核的速度、面积和功耗等性能指标,采用了多种技术。通过2阶Booth编码设计,减小了50%的部分积数量；通过符号位扩展优化算法,大大减少了部分积符号扩展位,相应减少了逻辑资源和功耗；通过多种压缩器,减小了部分积加法路径上的延时,提高了乘法运算速度；通过超前进位加法器,提高了加法器运算速度。对DSP硬核进行仿真验证,并对千万门FPGA芯片进行测试。结果表明,该DSP硬核的功能和性能指标符合设计要求。
|
| 关 键 词： | FPGA DSP Booth编码 压缩器 超前进位 |
| 收稿时间： | 2017/11/5 0:00:00 |
Design of a DSP Hard IP of Ten-Million-Gate FPGA |
| |
| LI Zhengjie and ZHANG Ying.Design of a DSP Hard IP of Ten-Million-Gate FPGA[J].Microelectronics,2018,48(4):485-490. |
| |
| Authors: | LI Zhengjie and ZHANG Ying |
| |
| Institution: | Chengdu Sino Microelectronic Technology Co., Ltd., Chengdu 610041, P. R. China and Chengdu Sino Microelectronic Technology Co., Ltd., Chengdu 610041, P. R. China |
| |
| Abstract: | |
| |
| Keywords: | FPGA DSP Booth encode compressor carry look ahead |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
| 点击此处可从《微电子学》下载免费的PDF全文 |
|
