| 一种基于新型Precharge PFD的CMOS CPPLL设计 |
| |
| 引用本文： | 胡仕刚,熊元新,司龙,徐征.一种基于新型Precharge PFD的CMOS CPPLL设计[J].微电子学与计算机,2005,22(9):54-57. |
| |
| 作者姓名： | 胡仕刚 熊元新 司龙 徐征 |
| |
| 作者单位： | 武汉大学电气工程学院,湖北,武汉,430072 |
| |
| 摘 要： | 文章描述了一种基于新型无"过充"的边沿触发的鉴频鉴相器的CMOS电荷泵锁相环设计与仿真.电路设计基于UMC 2.5V 0.25μm CMOS工艺.Spice仿真结果显示,它可以实现快速锁定和较低的抖动性能.
|
| 关 键 词： | 集成电路 电荷泵 锁相环 鉴频鉴相器 |
| 文章编号： | 1000-7180(2005)09-054-03 |
| 修稿时间： | 2005年1月27日 |
Design of A CMOS CPPLL Based on Novel Precharge PFD |
| |
| HU Shi-gang,XIONG Yuan-xin,SI Long,XU Zheng.Design of A CMOS CPPLL Based on Novel Precharge PFD[J].Microelectronics & Computer,2005,22(9):54-57. |
| |
| Authors: | HU Shi-gang XIONG Yuan-xin SI Long XU Zheng |
| |
| Abstract: | The design and simulation of a CMOS CPPLL based on novel edge- triggered precharge PFD are presented in this paper.The PFD is designed to prevent it's ouput signal period's excess.The circuit design is realized in UMC 2.5V 0.25um CMOS technology.Spice simulation shows that a better performance of short lock up time and little jitter. |
| |
| Keywords: | CMOS |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
