|
|||||
|
|
| 基于FPGA的智能网络接口设计 | |
| 作者姓名： | 张兴堂 |
| 作者单位： | 江苏自动化研究所,江苏 连云港 222061 |
| 摘 要： | 为了实现一种基于FPGA及片上系统(SOC)的智能以太网接口设计,在FPGA内集成了PowerPC440硬核处理器、以太网络接口控制器IP(TEMAC)、DDR2 控制器、通用串行接口IP核及定时器等；该设计使用Verilog HDL硬件描述语言,在ISE12.4下的嵌入式集成开发环境XPS下进行IP核定制、系统的集成设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SDK环境下完成片上系统软件程序的开发；最后在XILINX 的Virtex-5系列FPGA器件上实现了具有千兆以太网络接口的智能片上系统, 智能网络接口具有可重配置、可扩展性、灵活性、兼容性、功耗低等优点。 |
| 关 键 词： | 片上系统 网络接口控制器 IP核 |
| 收稿时间： | 2013-11-21 |
| 修稿时间： | 2014-01-19 |
| 点击此处可从《应用声学》浏览原始摘要信息 | |
| 点击此处可从《应用声学》下载全文 | |