| 先进工艺下的版图邻近效应研究进展 |
| |
| 引用本文： | 王英菲,张青淳,苏晓菁,董立松,陈睿,张利斌,盖天洋,粟雅娟,韦亚一,叶甜春.先进工艺下的版图邻近效应研究进展[J].微电子学,2020,50(5):675-682. |
| |
| 作者姓名： | 王英菲 张青淳 苏晓菁 董立松 陈睿 张利斌 盖天洋 粟雅娟 韦亚一 叶甜春 |
| |
| 作者单位： | 中国科学院大学, 北京 100049;中芯国际集成电路制造有限公司, 上海 201203;中国科学院大学, 北京 100049;中国科学院微电子研究所, 北京100029;中国科学院微电子研究所, 北京100029;广东省大湾区集成电路与系统应用研究院, 广州 510535;中国科学院大学, 北京 100049;中国科学院微电子研究所, 北京100029;广东省大湾区集成电路与系统应用研究院, 广州 510535 |
| |
| 基金项目： | 国家自然科学基金资助项目(61804174)；国家重大专项项目(2017ZX02315001)； 国家科技重大专项项目(2017ZX02101004) |
| |
| 摘 要： | 在28 nm及以下工艺节点,版图邻近效应已经成为一个重要问题。文章概述了版图邻近效应的研究及应用进展,介绍了Poly-gate、High-k/Metal-gate、FinFET等不同工艺下的6种版图邻近效应二级效应,包括阱邻近效应、扩散区长度效应、栅极间距效应、有源区间距效应、NFET/PFET栅极边界邻近效应和栅极线末端效应。在此基础上,详细论述了这些二级效应的工艺背景、物理机理以及对器件电学性能的影响,归纳了目前常见的工艺改进方法。最后,从工艺角度展望了深纳米工艺尺寸下版图邻近效应的发展趋势。
|
| 关 键 词： | 版图邻近效应 CMOS 高k 金属栅 FinFET |
| 收稿时间： | 2019/11/14 0:00:00 |
Research Progress of Layout Proximity Effect in Recent CMOS Nodes |
| |
| Institution: | University of Chinese Academy of Sciences, Beijing 100049, P.R.China;Semiconductor Manufacturing International Corporation, Shanghai 201203, P.R.China;University of Chinese Academy of Sciences, Beijing 100049, P.R.China;Institute of Microelectronics, Chinese Academy of Sciences, Beijing 100029, P.R.China;Institute of Microelectronics, Chinese Academy of Sciences, Beijing 100029, P.R.China;Guangdong Greater Bay Area Applied Research Institute of Integrated Circuit and Systems, Guangzhou 510535, P.R.China;University of Chinese Academy of Sciences, Beijing 100049, P.R.China;Institute of Microelectronics, Chinese Academy of Sciences, Beijing 100029, P.R.China;Guangdong Greater Bay Area Applied Research Institute of Integrated Circuit and Systems, Guangzhou 510535, P.R.China |
| |
| Abstract: | At 28 nm process and below, layout proximity effects are one of the significant device issues. The research and application of layout proximity effects were summarized. Six kinds of layout proximity effects were explained, including well proximity effect, length of diffusion effect, poly spacing effect, active area spacing effect, NFET/PFET gate patterning boundary proximity effect and gate line end effect. The physical mechanisms, influence on the transistor electrical performance and improvement solutions were discussed in detail. Finally, the development trend of layout proximity effects under deep nanometer process size was prospected. |
| |
| Keywords: | |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
| 点击此处可从《微电子学》下载免费的PDF全文 |
|
