| 卷积码编码及其Viterbi译码算法的FPGA实现 |
| |
| 引用本文： | 温学东. 卷积码编码及其Viterbi译码算法的FPGA实现[J]. 太赫兹科学与电子信息学报, 2005, 3(3): 176-179 |
| |
| 作者姓名： | 温学东 |
| |
| 作者单位： | 厦门大学,电子工程系,福建,厦门,361005 |
| |
| 摘 要： | 探讨了卷积码编码及其Viterbi译码算法的FPGA（Field-Programmable GateArray）实现,根据编码器的结构,分别采用了有限状态机转换的编码法和基于流水线结构的状态转换译码法,有效地提高了编译码的速度.最后给出了（2,1,2）卷积码的编码及其Viterbi译码算法的实验仿真结果。
|
| 关 键 词： | 信息处理技术 FPGA实现 有限状态机 卷积码 Viterbi译码 |
| 文章编号： | 1672-2892(2005)03-0176-03 |
| 修稿时间： | 2005-04-27 |
FPGA Implementation of Convolutional Code Encoding and Viterbi Decoding Algorithm |
| |
| WEN Xue-dong. FPGA Implementation of Convolutional Code Encoding and Viterbi Decoding Algorithm[J]. Journal of Terahertz Science and Electronic Information Technology, 2005, 3(3): 176-179 |
| |
| Authors: | WEN Xue-dong |
| |
| Abstract: | FPGA Implementation of Convolutional Code encoding and Viterbi Decoding Algorithm is presented.According to the structure of convolutional code,the conversion method of encoding based on limited state machines,and state conversion method of Viterbi Decoding Algorithm based on pipeline operation,are used to increase the speed of encoding and decoding effectively.Lastly,relevant simulation results of encoding and decoding of (2,1,2) convolution-al code are given. |
| |
| Keywords: | information processing technology FPGA implementation limited state machines convolutional code Viterbi decoding |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《太赫兹科学与电子信息学报》浏览原始摘要信息 |
|
点击此处可从《太赫兹科学与电子信息学报》下载全文 |
|
