|
|||||
|
|
| 下一代芯片设计与验证语言：SystemVerilog（验证篇） | |
| 引用本文： | 钟文枫.下一代芯片设计与验证语言：SystemVerilog（验证篇）[J].电子设计应用,2008(12). |
| 作者姓名： | 钟文枫 |
| 作者单位： | Mentor Graphics公司 |
| 摘 要： | System Verilog是下一代芯片设计和验证语言,于2005年12月被标准化为IEEE P1800-2005。本文介绍System Verilog发展的过程及其对验证建模的支持,重点讨论其在功能验证方面的重要应用及使用技巧。 |
| 关 键 词： | System Verilog 设计和验证语言 功能验证 断言 验证方法学 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |