首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   28篇
  免费   1篇
  国内免费   2篇
综合类   1篇
数学   1篇
物理学   4篇
综合类   25篇
  2017年   1篇
  2016年   1篇
  2015年   2篇
  2014年   4篇
  2013年   2篇
  2012年   2篇
  2011年   2篇
  2010年   2篇
  2009年   2篇
  2008年   1篇
  2007年   1篇
  2005年   3篇
  2004年   1篇
  2003年   1篇
  2002年   1篇
  2000年   2篇
  1995年   1篇
  1993年   1篇
  1992年   1篇
排序方式: 共有31条查询结果,搜索用时 15 毫秒
1.
本文根据卫星电视广播调制方式的具体特点,从理论上分析了影响电视两大技术指标DG和DP的因素.  相似文献   
2.
本文提出一种全新的DIRMSS系统结构,该系统既能独立自成系统又可联网,既能实时又能非实时运行,既能支持实时动态图形表格显示,又可离线利用ECAD生成图形画面,同时还具备通讯信道自诊断故障定位、显示设备故障定位和路径敏化等优点。  相似文献   
3.
以微蜂窝系统为背景,研究了以测试射线法和虚拟源射线跟踪法为代表的射线跟踪技术,并用这两种方法对射线跟踪进行建模,分析比较两种模型的优缺点.利用这两种模型对实际情况进行计算,精确地找出所有给定情况的传播路径并可视化;对多波干涉的振幅进行了统计学分析,对宽带多波干涉现象进行了数学建模,并分析了合成波的包络统计特性.  相似文献   
4.
CDMA调制解调器的设计   总被引:2,自引:0,他引:2  
在无线局域网中,引入CDMA技术,即可实现点对点、点对多点的高速计算机通信,它解决了有线网耗资大、携带不便的缺陷。文中提出了一种CDMA调制解调器射频电路和数字基带处理电路框图,分析了它们的组成及工作过程,设计了扩展功能用的系统连接器。由此组装的电路,通过使用CDMA个人身份卡———UIM卡,实现了无线上网、语音通信、收发短消息等功能。  相似文献   
5.
本文对数字基带信号的频谱进行了深入的分析 ,并得出了重要的结论  相似文献   
6.
给出一种基于脉冲编码调制原理实现高速数字传输系统中低速设备接入的方法.用Xilinx公司的XCS20TQ144器件设计了基于单倍数据通道的紧凑型乒乓交换模型,实现32路低速异步串行数据与2Mb/s的E1数据流之间并行转换.在计算机上进行了时序仿真,结果表明新的接口设计方法节省了器件资源,提高了工作速度.通过一个工程实例的实际运行,说明该设计方法在数据传输中具有较好的实用价值.  相似文献   
7.
介绍了无线通信基带处理芯片DTT6C01A的结构和性能特点以及芯片内嵌ZSP400和ARM946E内核的子系统特征;进一步介绍了SCDMA手机射频模块的组成以及射频通道的发送、接收过程。并详细阐述了中频本振的选取方法;简单介绍了DTT6C01A与射频模块接口方法以及基带数字信号处理单元的工作过程,并给出了射频接口初始化的C语言源程序。  相似文献   
8.
小波神经网络对CDMA基带信号的消噪处理   总被引:3,自引:0,他引:3  
为了最大限度地抑制无线信道中背景噪声对CDMA通信系统前向链路的影响,提高移动终端的接收信噪比,利用小波神经网络能自适应消除背景噪声的特点,对CDMA基带信号进行消噪处理。基于这种消噪模式,对整个CDMA通信系统的消噪处理过程进行了理论分析和计算机仿真,结果表明:这种消噪模式可以改善无线传播信道对CDMA通信系统中输入信噪比门限的影响。因此,利用小波神经网络对CDMA基带信号进行消噪处理,可以取得较理想的消噪效果。  相似文献   
9.
本文介绍了一个34Mbit/s数字微波基带均衡器的结构,提出一种对传输数据和载波相位联合估值的方案。计算机模拟结果表明,使用这种方案,一个(5,5)抽头的判决反馈均衡器(DFE).在信道衰落深度为40dB的情况下,能维持比较满意的误码率性能。  相似文献   
10.
设计了一个超高频射频识别读写器的基带发射机, 该读写器基带芯片工作在840~960 MHz频段, 支持ISO 18000-6B&6C 协议。为了增强安全性同时保证与协议的兼容, 采用2-bits类PIE编码和PIE编码方式, 前者相对后者安全性提高了6倍。针对单边带调制中由于两路正交信号幅度不相等而产生的双频带对标签接收信号产生干扰的问题, 在基带发射机中增加了幅度匹配模块, 尽量消除幅度差异。还在基带部分增加了功率放大模块, 使得到达 PA 的输入信号幅度增强, 从而得到更高的输出功率。整个读写器芯片在0.18μm CMOS工艺下, 电路规模为209461个门, 功耗为102.609 mW, 其中发射机部分占面积的22%。与当前的一些设计相比, 该设计并没有带来较大的面积和功耗损失。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号