基于FPGA的数字化电力线载波扩频系统的设计

探讨了利用可编程ASIC芯片FPGA实现电力线载波扩频系统的数字调制的新方法 ,介绍了系统的结构、工作原理 ,以及电力线载波扩频系统数字化面临的几个主要问题和解决方法     

利用DA算法实现大规模FIR滤波器

分布式算法是一种广泛地应用在可编程逻辑序列（FPCA）和ASIC设计中计算乘积和的算法。DA算法的处理速度仅与输入的位宽有关，对于大规模乘积和的运算，其计算速度有着明显的优势。当输入位宽过大时，可以将DA算法改进成并串结构以获得更快的处理速度。该文对在FPCA中利用DA算法实现大规模FIR滤波器，提出了具体的实现方案。     

专用短程通信在智能交通系统中的应用

交通专用短程通信(Dedicated Short Range Communication,以下简称DSRC)是智能交通系统的基础,是专门应用于智能交通领域的一种短距离无线通信协议。它是车辆与路边设备进行单向或双向交互式通信的标准,将车辆和道路有机地连接起来。从而,交通控制中心可以通过与行驶车辆的数据通信实现对车辆的智能管理,同时车辆还能够接入交通信息网,使用信息网中的资源。本文研究了DSRC系统的三层体系结构,讲述了交通专用短程通信系统的软硬件实现方法,最后对DSRC系统研究意义进行了一定的分析。     

利用FPGA IP核来提升雷达脉冲压缩的性能

数字脉冲压缩技术是提高雷达系统分辨率的重要途径,它能够有效地解决雷达的作用距离和距离分辨力之间的矛盾。在不降低雷达作用距离的前提下提高雷达的距离分辨力。而数字脉冲压缩设计中存在无数固有的障碍和两难取舍的东西,这都显著地影响着脉压系统实时性和精度的提高。而通过优化的FPGAIP核来设计不但可以有效的克服和回避这些困难,而且可以有效的提高脉冲压缩系统的性能。     

基于FPGA技术的通信原理课程实验教学研究

根据目前通信原理课程实验教学的现状,提出并利用FPGA及QuartusII软件设计通信原理课程实验系统,给出了实施方案.该系统结合了传统实验方法和计算机仿真技术的优点,在教学中效果明显提高.     

基于FPGA的42英寸全色PDP存贮控制电路的实现

从等离子体平板显示器(PDP)的发光原理出发，分析和研究了存贮控制电路的工作原理，提出基于FPGA的电路设计方案，并给出数据整理电路和驱动信号产生电路的具体电路框图，最后给出部分仿真波形．     

一种高精度测量交流系统功率的方案

提出了一种采用现场可编程门阵列(简称FPGA)实现交流系统功率测量的方法.FP GA中采用离散数学的方法实现DSP算法用于交流系统的功率测量,由于FPGA具有较高的分辨率和较好的性能,使功率测量精度不再受传统处理机的分辨率所限,测量的精度得到提高.文中采用硬件高精度的方法实现数字积分功能,克服了由于电压电流的波形偏离正弦波所带来的测量误差,为交流系统功率测量提供了一个高精度、快速的测量方案.     

Design and Implementation of a Novel Algorithm for Iterative Decoding of Product Codes

A novel product code iterative decoding algorithm and its high speed implementation scheme are proposed in this paper.Based on partial combination of selected columns of check matrix,the reduced-complexity syndrome decoding method is proposed to decode sub-codes of product code and deliver soft output information.So iterative decoding of product codes is possible.The fast sorting algorithm and a look-up method are proposed for high speed implementation of this algo-rithm.Compared to the conventional weighing iterative algorithm,the proposed algorithm has lower complexity while offering better performance,which is demonstrated by simulations and implementation analysis.The implementation scheme and verilog HDL simulation show that it is feasible to achieve high speed decoding with the proposed algorithm.     

80位并行3D-DCT硬件核解决方案

提出一种使用三维离散余弦变换 ( 3D DCT)对运动图像进行压缩解压的新算法 .在此算法的基础上构造了一个 80位 3D DCT硬件核 ,通过并行连乘连加运算加快计算速度、三维转置存储体消除矩阵转置耗时、中间寄存器消除中间计算结果的存取时间等综合手段 ,达到高速处理目的 .FPGA实现的时序模拟表明 ,采用这种算法可以对现有制式的电视图像进行实时压解处理 .     

高清晰度数字电视中的符号定时检测算法

分析研究了欧洲数字视频地面广播（DVB－T）系统，提出了基于FPGA的COFDM接收机同步解决方案，对该方案中的符号定时同步，步骤同步和采样钟同步作了简要阐述了，经大量的同步算法仿真分析，提出一种新的符号定时检测算法：通过设置门限、保持窗宽和相应时延可准确估计符号起始位置及频偏，相应的FPGA硬件电路经高清晰度数字电视功能样机调试证明，该算法实现复杂度低且性能优良。