基于SystemVerilog的I^2C总线模块验证

针对I2C总线模块,介绍了一种基于Systemverilog验证环境的验证IP设计。这种基于面向对象设计的验证架构可以很容易地被重用。文中分析了基于Systemverilog验证环境的结构,并在介绍I2C总线协议的基础上,重点论述了验证环境中事务产生器及驱动器的设计     

高性能验证平台设计与搭建

随着集成电路设计的复杂度越来越高,系统验证的难度也在不断地提高.为了能更有效地完成验证工作,需要采用先进的验证方法来构建高性能验证平台.本文介绍的项目中,采用了多种先进验证技术,使用RVM分层结构,混合验证语言,集成多种验证IP,构建了一个存储系统的高效验证平台,探索了复杂系统验证平台设计与搭建之路.