NBTI效应及其对集成电路设计的影响

可靠性设计是现代集成电路设计需要考虑的一个重要问题.对影响电路可靠性的一个最主要效应——P-MOSFET的NBTI效应进行了系统的介绍.给出了不同电压、温度下器件性能随时间变化趋势的最新研究成果.最后介绍了SPICE考虑器件器件退化的电路模拟流程.在器件尺寸日益缩小的今天,这些将成为集成电路设计关注的焦点.     

<100>沟道方向对高迁移率双轴应变硅p-MOSFET的作用

双轴应变技术被证实是一种能同时提高电子和空穴迁移率的颇有前景的方法;<100>沟道方向能有效地提升空穴迁移率.研究了在双轴应变和<100>沟道方向的共同作用下的空穴迁移率.双轴应变通过外延生长弛豫SiGe缓冲层来引入,其中,弛豫SiGe缓冲层作为外延底板,对淀积在其上的硅帽层形成拉伸应力.沟道方向的改变通过在版图上45°旋转器件来实现.这种旋转使得沟道方向在(001)表面硅片上从<110>晶向变成了<100>晶向.对比同是<110>沟道的应变硅pMOS和体硅pMOS,迁移率增益达到了130%;此外,在相同的应变硅pMOS中,沟道方向从<110>到(100)的改变使空穴迁移率最大值提升了30%.讨论和分析了这种双轴应变和沟道方向改变的共同作用下迁移率增强的机理.     

Simulation study of the 20 nm gate-length Ge implant-free quantum well p-MOSFET

In this paper a drift diffusion simulation study of a 20 nm gate-length implant-free quantum well germanium p-MOSFET is presented, which covers the impact of mobility, velocity saturation and density of interface states on the transistor performance. The parasitic gate capacitance was also studied. The simulations show that the 20 nm gate-length implant-free quantum-well transistor design has good electrostatic integrity and performance potential.     

Simulation of hole-mobility in doped relaxed and strained Ge

As silicon CMOS begins to reach the limits of its performance, alternative channel materials are being considered. Thus there is renewed interest in employing Germanium for p-MOSFETs, due to the significant improvement in hole mobility as compared to silicon for undoped materials. Of considerable interest from a device point of view is the transport in doped layers. We investigate hole transport at high carrier-densities in doped Germanium layers using a bulk 6-band k·p Monte Carlo simulator, and show that both dynamic and multi-ion screening play a significant role in describing the resulting transport.     

采用低温Si技术的Si/SiGe异质结P-MOSFET

针对S i/S iG e p-M O SFET的虚拟S iG e衬底厚度较大(大于1μm)的问题,采用低温S i技术在S i缓冲层和虚拟S iG e衬底之间M BE生长低温-S i层。S iG e层应力通过低温-S i层释放,达到应变弛豫。XRD和AFM测试表明,S i0.8G e0.2层厚度可减薄至300 nm,其弛豫度大于85%,表面平均粗糙度仅为1.02 nm。试制出应变S i/S iG e p-M O SFET器件,最大空穴迁移率达到112 cm2/V s,其性能略优于目前多采用1μm厚虚拟S iG e衬底的器件。     

Al2O3/GaSb p-MOSFET器件电学性质模拟

利用泊松方程和连续性方程对Al2O3/GaSb p-MOSFET进行二维数值分析,研究其在高场和载流子速度饱和下的电学特性以及漏极电流的开关电流比.与实验研究相对比,沟道长度为0.75 μm的GaSb p-MOS器件获得漏极电流最大为61.2mA/mm.改变沟道长度和GaSb衬底的掺杂浓度,由于高k介质栅电容效应和低阈值电压,漏极电流变化不大.在理想条件下,该器件获得超过三个数量级的漏极开关电流比以及较低的夹断漏电流(10-15A/μm).结果表明,基于高k介质的GaSb MOSFET是III-V族p沟道器件良好的候选材料.     

应变Si1-xGex pMOSFET反型沟道空穴低场迁移率模型

在考虑应变对SiGe合金能带结构参数影响的基础上,提出了一个半经验的应变Sil-xGex/Si pMOSFET反型沟道空穴迁移率模型.在该模型中,给出了迁移率随应变的变化,并且考虑了界面陷阱电荷对载流子的库仑散射作用.利用该模型对室温下空穴迁移率随应变的变化及影响空穴迁移率的因素进行了分析讨论.     

Ge组分对应变Si1-xGe x 沟道p-MOSFET电学特性影响

利用二维数值模拟方法,研究了不同Ge组分应变Si_1-xGe _x 沟道p-MOSFET的电容-电压特性以及阈值电压的变化情况.计算结果表明:提高应变Si_1-xGe _x 沟道层中的Ge组分,器件亚阈值电流明显增大;栅电容在器件进入反型状态时产生显著变化;阈值电压的改变量与Ge组分基本成线性关系.通过改变Si_1-xGe _x 沟道的长度,并结 关键词： 1-xGe _x 沟道')" href="#">应变Si_1-xGe _x 沟道 p-MOSFET 空穴迁移率 栅电容     

绝缘层上应变SiGe沟道p-MOSFET电学特性模拟分析

利用数值模拟软件ISE TCAD对绝缘层上应变SiGe(SGOI)和Si(SOI)p-MOSFET的电学特性进行了二维数值模拟.计算结果表明,与传统的SOI p-MOSFET相比,SGOI p-MOSFET的漏源饱和电流几乎要高出两倍; 其亚阈值电流要高出1～3个数量级.Ge合金组分作为应变SiGe沟道MOSFET的重要参数,就不同Ge合金组分对SGOI p-MOSFET的电学特性的影响也进行了较为深入的研究.随着Ge合金组分的增大,SGOI p-MOSFET的总体电学性能有所提高.     

绝缘层上Si/应变Si1-xGex/Si异质结p-MOSFET电学特性二维数值分析

对绝缘层上Si/应变Si1-xGex/Si异质结p-MOSFET电学特性进行二维数值分析,研究了该器件的阈值电压特性、转移特性、输出特性.模拟结果表明,随着应变Si1-xGex沟道层中的Ge组分增大,器件的阈值电压向正方向偏移,转移特性增强;当偏置条件一定时,漏源电流的增长幅度随着Ge组分的增大而减小;器件的输出特性呈现出较为明显的扭结现象.