用CMOS工艺实现非接触IC卡天线的集成化设计

论述了用CMOS工艺实现非接触式IC卡天线的集成化需要考虑的各个方面,建立了集成天线的模型,给出了合理的设计方案,并通过实验验证了模型和设计方案.实验结果表明,采用片上天线完全可以提供非接触式IC卡工作所需要的能量.在频率为2 2 .5 MHz、感应强度为6×10 - 4 T的磁场中,面积为2 m m×2 mm的集成天线可以为10 kΩ的负载提供1.2 2 5 m W的能量.     

基于磁泳的生物分离分析技术

利用磁场诱导的微粒运动即磁泳对磁响应性粒子进行精细分离,是近年来发展起来的选择性分离细胞和高分子量核酸的有效技术。本文在阐明磁泳分离原理的基础上,介绍了磁泳分离的分流薄层分级技术、四极磁场流动分离技术和微芯片上的自由流磁泳分离技术的装置构造、工作原理及其在生物分离分析中的应用。     

On-chip Diamond MEMS Magnetic Sensing through Multifunctionalized Magnetostrictive Thin Film

Electrically integrable, high-sensitivity, and high-reliability magnetic sensors are not yet realized at high temperatures (500 °C). In this study, an integrated on-chip single-crystal diamond (SCD) micro-electromechanical system (MEMS) magnetic transducer is demonstrated by coupling SCD with a large magnetostrictive FeGa film. The FeGa film is multifunctionalized to actuate the resonator, self-sense the external magnetic field, and electrically readout the resonance signal. The on-chip SCD MEMS transducer shows a high sensitivity of 3.2 Hz mT⁻¹ from room temperature to 500 °C and a low noise level of 9.45 nT Hz^−1/2 up to 300 °C. The minimum fluctuation of the resonance frequency is 1.9 × 10⁻⁶ at room temperature and 2.3 × 10⁻⁶ at 300 °C. An SCD MEMS resonator array with parallel electric readout is subsequently achieved, thus providing a basis for the development of magnetic image sensors. The present study facilitates the development of highly integrated on-chip MEMS resonator transducers with high performance and high thermal stability.     

Printed Circuit Board-Based Electrolyte Regulator for Laminar Microfluidics

The trench on a printed circuit board was reconstructed to fabricate a microfluidic framework that allows low-cost production for small quantities and integration with multifunctional elements. An on-chip electrolyte regulator was thus proposed on this platform to analyze diffusion properties in laminar flow. A numerical model was developed, highlighting the interplay between the electrolyte migration and hydrodynamic properties. Solutions with dissolved sodium chloride were simulated and experimentally tested for the regulation of electrical conductivity under the guidance of the normalized Nernst-Planck equation. The diffusion mechanism and the resulting concentration field were demonstrated in detail. This approach provides a satisfactory manufacturing method and a useful tool for integrated microfluidic systems.     

基于片上变压器耦合的CMOS功率放大器设计

设计了一个2 GHz全集成的CMOS功率放大器(PA),该PA的匹配网络采用片上变压器实现,片上变压器用来实现单端信号和差分信号之间的转换和输入、输出端的阻抗匹配。采用ADS Momentum软件对片上变压器进行电磁仿真,在2 GHz频点,输入、级间和输出变压器的功率传输效率分别为74.2%,75.5%和78.4%。该PA基于TSMC 65 nm CMOS模型设计,采用Agilent ADS软件进行电路仿真,仿真结果表明:在2.5 V供电电压、2 GHz工作频率点,PA的输入、输出完全匹配到50Ω(S11=–22.4 d B、S22=–13.5 d B),功率增益为33.2 d B,最高输出功率达到23.4 d Bm,最高功率附加效率(PAE)达到35.3%,芯片面积仅为1.01 mm2。     

基于交换作用的纳磁逻辑电路片上时钟结构研究

纳磁逻辑电路具有低功耗、非易失和可常温下制备等优点, 实现低功耗片上时钟是其集成化的必备条件. 本文提出了一种基于交换作用的纳磁逻辑电路片上时钟结构, 用载流铜导线产生的奥斯特场将铁磁体薄膜覆层进行磁化, 然后依靠铁磁体层与纳磁体界面存在的交换作用场使后者磁化方向发生翻转. 与轭式铁磁体时钟用外磁场控制纳磁体磁化方向相比, 该方案在功耗方面降低了5/6, 时钟边界杂散场强度降低了2/3, 达到降低功耗、减轻串扰的目的. 此外, 采用微磁仿真进一步验证了该时钟结构上的纳磁体逻辑阵列可以实现逻辑功能. 关键词： 纳磁逻辑 片上时钟 交换作用     

CMOS high linearity PA driver with an on-chip transformer for W-CDMA application

A fully integrated high linearity differential power amplifier driver with an on-chip transformer in a standard 0.13-μm CMOS process for W-CDMA application is presented.The transformer not only accomplishes output impedance matching,but also acts as a balun for converting differential signals to single-ended ones.Under a supply voltage of 3.3 V,the measured maximum power is larger than 17 dBm with a peak power efficiency of 21%.The output power at the 1-dB compression point and the power gain are 12.7 dBm and 13.2 dB,respectively. The die size is 0.91×1.12 mm~2.     

65-nm CMOS上带图案悬浮屏蔽的片上巴伦的特性

本文首先用一种简单的巴伦综合方法在工作频率范围内对巴伦结构进行估计,并借助电磁场仿真优化来检验估计的准确性,然后把优化后的巴伦（包括带屏蔽和不带屏蔽的两种情况）用于65-nm 1P6M CMOS工艺进行实现。测试结果显示图案悬浮屏蔽结构在频率范围内明显改善了插入损耗,并十分清晰地显示了线性改善的趋势。我们同样注意到图案悬浮屏蔽结构随着频率的增加逐渐改善了巴伦的相位平衡性,但对巴伦的幅度平衡性影响很小。为了得到器件本身的功率传输能力,我们提出一种方法从测得的三端口S参数直接获得巴伦的最大可用增益（Gmax）,并发现使用插入损耗比较的方式来检验屏蔽效果不是十分客观。另外阻性耦合效率也被用来衡量屏蔽效果。虽然图案悬浮屏蔽结构在测试中是完全对称的,但我们发现它对巴伦显示出不平衡的屏蔽效果。我们可以证明这种不平衡的屏蔽现象来自于巴伦本身的版图不平衡性。     

基于片上存储器的SDRAM换行访问低功耗设计策略

在以SDRAM为主的存储系统中,SDRAM的换行访问产生了大量的功耗开销,减少换行次数可以降低存储系统功耗。本文提出了引入片上存储器来降低SDRAM换行次数的低功耗设计策略。该策略首先对指令执行流进行分析,并统计出在对堆栈和全局变量的访问时产生了频繁换行;然后将堆栈放入片上堆栈存储器;同时借助有芯片面积约束的贪婪算法确定了片上数据存储器的大小和所存放的全局变量。实验结果表明,引入较小的片上存储器就使得换行次数大大降低,功耗显著下降,减少换行访问的功耗平均下降了24%。     

采用自适应频率补偿的全片上集成、面积优化的低压差线性稳压器

本文提出了一种全片上集成、面积优化的低压差线性稳压器（LDO）新结构。利用提出的自适应频率补偿（AFC）技术,该LDO在保持零到最大负载电流情况下稳定的同时,实现了全片上集成。与此同时,因为采用了一个小型的传输管（在AFC技术中该小型传输管起到使输出级增益快速下降的作用）,LDO的面积得到了很大的优化。该LDO在CMOS 0.35μm工艺下流片,仅占用了220×320μm 的芯片面积。这与采用相同特征尺寸工艺的先进设计相比面积缩减至58%。测量结果表明,该LDO在消耗54μA 静态电流的情况下能提供0-60mA 的负载电流。同时,在输入电压为2至3.3V时,稳压输出为1.8V。