课程群案例嵌入协同教学模式的探索

在课程群的教学中由于每门课程各自独立开展教学,缺乏知识的融合和衔接,导致学生运用综合知识解决问题的能力较弱。在课程群的教学中采用案例嵌入协同教学模式,将完整的工程案例嵌入到课程群各门课程的教学中,协同规划各门课程的教学任务,每门课程再围绕案例展开研究性教学。通过嵌入的工程案例衔接各门课程的知识点,帮助学生建构完整的知识体系,强化工程应用的概念；同时通过研究性教学,培养学生分析问题和解决问题的能力,两部分相结合,提高了学生运用综合知识解决复杂问题的能力。     

Voltage reference architectures for low-supply-voltage low-power applications

This paper presents a voltage reference generator architecture and two different realizations of it that have been fabricated within a standard 0.18 μm CMOS technology. The architecture takes the advantage of utilizing a sampled-data amplifier (SDA) to optimize the power consumption. The circuits achieve output voltages on the order of 190 mV with temperature coefficients of 43 ppm/°C and 52.5 ppm/°C over the temperature range of 0 to 120°C without any trimming with a 0.8 V single supply. The power consumptions of the circuits are less then 500 nW while occupying an area of 0.2 mm² and 0.08 mm², respectively.     

软件集成测试技术研究

首先分析了集成测试的原理和特点，并指出了集成测试的重要性。然后结合传统软件与面向对象软件开发的方法和技术，详细介绍了传统软件的集成测试方法和策略，并深入分析了面向对象软件集成测试的原理和方法。     

异构数据集成方法研究与实现

为解决异构数据集成的复杂性问题，文章提出了一种异构数据同步的新方法——半集成式中间件法。该方法成功地应用在重庆市社会保障综合信息系统中，具有易于实现、可扩展性、跨平台性和效率高等特点。     

医用激光治疗机的触摸屏控制系统设计

介绍了医用红宝石激光器触摸屏控制系统的基本结构，分析了医用红宝石激光器中主要电磁干扰（EMI）的产生机制，提出了具体的电磁兼容（EMC）技术措施并得到实验验证。     

二氧化锡溅射工艺研究

SnO2 是最早使用也是目前使用最广泛的一种气敏材料 ,使用该材料设计制作的气敏传感器具有许多优点。在简要介绍溅射镀膜的成膜过程和特点的基础上 ,着重介绍了SnO2 膜的制备流程 ,分析了功率和温度变化对成膜质量的影响     

相匹配契伦可夫辐射式倍频

用波导产生倍频波时,如果倍频波进入辐射模区,仍然有相匹配问题。契伦可夫辐射式倍频不是自动地实现相匹配的。相匹配要求导波基波模式场,倍频传输场(自由波),倍频触发场,以及经多次反射透射后的辐射场的迭加形成的总辐射场处于同步的相匹配状态。根据这个相匹配的分析,提出波导契伦可夫相匹配的特有的方法,那就是对波导的模色散进行设计,并指出非对称波导的特有优点,是改变一个边界上的反射相变,即选择不同色散的线性材料作包层,由此可得到相匹配的高效契伦可夫倍频辐射。     

光互连技术的研究现状及发展

本文首先总结了光学互连的主要实现途径，然后评述了光互连的研究现状与最新发展，通过对存在的问题分析，最后给出了有关的结论。     

Internet网的服务方式与入网方式一览

目前，世界上最大的计算机网络Ｉｎｔｅｒｎｅｔ网，已成为通达１５０多个国家的国际互联网络。作为引导中国计算机用户进入Ｉｎｔｅｒｎｅｔ的中国公用计算机互联网ＣＨＩＮＡＮＥＴ也正迅速发展。本文就Ｉｎｔｅｒｎｅｔ网的服务方式和入网方式进行了综述。     

Mixed Mode VLSI Implementation of a Neural Associative Memory

A mixed mode digital/analog special purpose VLSI hardware implementation of an associative memory with neural architecture is presented. The memory concept is based on a matrix architecture with binary storage elements holding the connection weights. To enhance the processing speed analog circuit techniques are applied to implement the algorithm for the association. To keep the memory density as high as possible two design strategies are considered. First, the number of transistors per storage element is kept to a minimum. In this paper a circuit technique that uses a single 6-transistor cell for weight storage and analog signal processing is proposed. Second, the device precision has been chosen to a moderate level to save area as much as possible. Since device mismatch limits the performance of analog circuits, the impact of device precision on the circuit performance is explicitly discussed. It is shown that the device precision limits the number of rows activated in parallel. Since the input vector as well as the output vector are considered to be sparsely coded it is concluded, that even for large matrices the proposed circuit technique is appropriate and ultra large scale integration with a large number of connection weights is feasible.