基于SOPC的EPON OLT端的研究

作为新一代的接入网技术,EPON将光纤通信应用于接入网领域,从而解决了长期以来困扰业界的接入网瓶颈问题.文章从SOPC的角度对EPON OLT端的控制芯片进行研究.结合ML310以及相应的软硬件开发工具,探讨高集成度的OLT控制器的实现问题.     

断言技术在SOC验证中的应用

主要阐述了基于断言技术新硬件验证平台用于实时监测设计描述是否违反了设计目标,提出了OVA的特点及应用,并以LCD controller的sharp接口时序为实例讲解了该方法的优点。     

基于断言的验证方法在UART模块中的应用研究

介绍了一种易于实现的基于断言的验证(ABV)方法,即经过5个步骤在设计文件中插入断言,使仿真器在仿真过程中监视设计中的关键功能点.该方法在UART的寄存器传输级(RTL)模型功能验证中的应用,实验中使用SVA描述设计属性.实验证明,这一方法提高了设计的可观察性,适用于数字集成电路功能验证.     

构造特定应用领域芯片验证环境的方法讨论

由于IC设计复杂度日益增加，用于IC设计功能验证的时间占到整个设计周期的60％—70％。我们认为针对某个领域的产品，开发可配置的验证环境是验证领域的一个方向，本文重点讨论开发特定应用领域芯片的验证环境方法，并介绍了根据该方法，我们开发的一个面向SDH领域系列芯片的验证环境。     

基于FPGA的1553B总线消息收发系统的设计

根据1553B控制器输入输出标准和系统设计紧凑性、可靠性的要求,提出了基于现场可编程门阵列(FPGA)软核处理器Microblaze系统的数据收发方案。该方案实现了对1553B控制器的消息接收和发送功能。着重研究了硬件电路设计和总线功能仿真,并给出部分仿真和测试结果。经过实际使用验证了该方案能很好地满足1553B总线收发系统的要求。     

总线事务级验证模型仿真性能研究

系统芯片的功能验证一直是芯片设计中最具挑战性的部分。基于事务的验证方法学被用来解决功能验证中的困难。该方法学通过提高验证的抽象层次来降低验证复杂度。但同时也对使用该方法学构建的验证平台组件可重用性有了更高的要求。其中总线功能模型可以在验证中模拟设计中的其他模块,是构建验证平台的重要组件。本文在方法学的基础上,讨论了两种类型的总线功能模型,并给出了verilog硬件描述语言的实现模型,最后通过实验比较了两种总线功能模型的仿真性能。     

SoC系统中AHB/VCI Wrapper的设计及验证

文章描述SoC平台的片内总线到VCI标准接口的转换部件的设计实现.它可以把带有VCI标准接口的IP模块和AMBA AHB系统总线连接起来.研究内容主要包括两部分:第一,在VCI标准Rev2.0版本的基础上,参照BVCI协议要求完成一个AMBA AHB系统总线与VCI标准接口的转换部件-AHB/VCI Wrapper;第二,利用总线功能模型(BFM)思想,为AMBA总线和BVCI接口建立相应的BFM模型,在此基础上,完成对AMBA总线控制部件和AHB/VCI Wrapper的功能验证.该平台具有很好的可重用性.     

SOC芯片设计与测试

SOC已经成为集成电路设计的主流.SOC测试变得越来越复杂,在设计时必须考虑DFT和DFM.本文以-SOC单芯片系统为例,在其设计、测试和可制造性等方面进行研究,并详细介绍了SOC测试解决方案及设计考虑.     

Experience in Validation of PowerPCTM Microprocessor Embedded Arrays

Design validation for embedded arrays remains as a challenging problem in today's microprocessor design environment. Although several methods for validating embedded arrays have been proposed, not much has been done to characterize the strengths and weaknesses of these methods. This paper provides a comprehensive study of various design validation approaches adopted at the Somerset PowerPC Design Center in the past, including methods from both formal verification and test generation. Effectiveness of these approaches will be measured based on automatic design error injection and simulation at both gate and transistor levels. Experience of using different validation approaches on recent PowerPC microprocessor arrays will be analyzed and discussed.     

Histograms in symbolic data analysis

We propose an extension of the notion of the histogram used for variables to describe a knowledge base where the knowledge is represented by a special kind of symbolic objects. Boolana assertion objects.