全文获取类型
收费全文 | 1581篇 |
免费 | 99篇 |
国内免费 | 6篇 |
专业分类
化学 | 37篇 |
力学 | 19篇 |
综合类 | 32篇 |
数学 | 127篇 |
物理学 | 98篇 |
无线电 | 1373篇 |
出版年
2023年 | 14篇 |
2022年 | 18篇 |
2021年 | 36篇 |
2020年 | 28篇 |
2019年 | 13篇 |
2018年 | 13篇 |
2017年 | 34篇 |
2016年 | 29篇 |
2015年 | 36篇 |
2014年 | 65篇 |
2013年 | 86篇 |
2012年 | 100篇 |
2011年 | 92篇 |
2010年 | 90篇 |
2009年 | 104篇 |
2008年 | 101篇 |
2007年 | 121篇 |
2006年 | 96篇 |
2005年 | 116篇 |
2004年 | 101篇 |
2003年 | 97篇 |
2002年 | 90篇 |
2001年 | 49篇 |
2000年 | 28篇 |
1999年 | 14篇 |
1998年 | 29篇 |
1997年 | 12篇 |
1996年 | 7篇 |
1995年 | 15篇 |
1994年 | 6篇 |
1993年 | 8篇 |
1992年 | 4篇 |
1991年 | 5篇 |
1990年 | 2篇 |
1989年 | 2篇 |
1987年 | 1篇 |
1986年 | 1篇 |
1985年 | 2篇 |
1984年 | 3篇 |
1983年 | 1篇 |
1980年 | 2篇 |
1979年 | 1篇 |
1978年 | 1篇 |
1977年 | 2篇 |
1974年 | 1篇 |
1972年 | 1篇 |
1969年 | 4篇 |
1968年 | 1篇 |
1967年 | 1篇 |
1966年 | 1篇 |
排序方式: 共有1686条查询结果,搜索用时 500 毫秒
1.
2.
基于VHDL的CCD驱动时序设计 总被引:4,自引:0,他引:4
本文介绍了使用一种标准的硬件描述语言VHDL编写CCD驱动电路的新方法,给出了时序仿真波形,并验证了其可行性。 相似文献
3.
首先介绍了HART通信协议及他的优点,然后介绍了HART通信协议在汽油机测速方面的软件实现。该软件主要采用目前流行的VB编程语言。可设计出界面友好、功能强大的测量和监控软件。 相似文献
4.
随着计算机技术日新月异的发展。计算机控制已经深入到了各个领域,特别是在工业控制领域,计算机通过ISA总线与接口电路进行通信,然后由接口电路去控制被控设备,从而完成预期的控制工作. 相似文献
5.
6.
文章介绍了SOC设计流程,智能I/O处理器组成,在开发该处理器对VHDL源代码的优化问题。 相似文献
7.
8.
In asynchronous transfer mode (ATM) networks, fixed length cells of 53 bytes are transmitted. A cell may be discarded during transmission due to buffer overflow or a detection of errors. Cell discarding seriously degrades transmission quality. The quality degradation can be reduced by employing efficient forward error control (FEC) to recover discarded cells. In this paper, we present the design and implementation of decoding equipment for FEC in ATM networks based on a single parity check (SPC) product code using very‐large‐scale integration (VLSI) technology. FEC allows the destination to reconstruct missing data cells by using redundant parity cells that the source adds to each block of data cells. The functionality of the design has been tested using the Model Sim 5.7cXE Simulation Package. The design has been implemented for a 5 ° 5 matrix of data cells in a Virtex‐E XCV 3200E FG1156 device. The simulation and synthesis results show that the decoding function can be completed in 81 clock cycles with an optimum clock of 56.8 MHz. A test bench was written to study the performance of the decoder, and the results are presented. 相似文献
9.
10.