以非晶硅为硬掩膜的TaN金属栅的选择性湿法腐蚀

提出了一种在HfSiON介质上,采用非晶硅为硬掩膜的选择性去除TaN的湿法腐蚀工艺。由于SC1(NH4OH:H2O2:H2O)对金属栅具有合适的腐蚀速率且对硬掩膜和高K材料的选择比很高,所以选择它作为TaN的腐蚀溶液。与光刻胶掩膜和TEOS硬掩膜相比,因非晶硅硬掩膜不受SC1溶液的影响且很容易用NH4OH溶液去除（NH4OH溶液对TaN和HfSiON薄膜无损伤）,所以对于在HfSiON介质上实现TaN的选择性去除来说非晶硅硬掩膜是更好的选择。另外,在TaN金属栅湿法腐蚀和硬掩膜去除后, 高K介质的表面是光滑的,这可防止器件性能退化。因此,采用非晶硅为硬掩膜的TaN湿法腐蚀工艺可以应用于双金属栅集成,实现先淀积的TaN金属栅的选择性去除。     

Preparation and annealing study of TaNx coatings on WC-Co substrates

To prevent Co diffusion from cemented carbides at high temperatures, we fabricated TaN_x coatings by reactive direct current (d.c.) magnetron sputtering onto 6 wt.% cobalt cemented carbide substrates, to form diffusion barrier layers. Varying the nitrogen flow ratio, N₂/(Ar + N₂), from 0.05 to 0.4 during the sputtering process had a significant effect on coating structure and content. Deposition rate reduced as the nitrogen flow ratio increased. The effects of nitrogen flow ratio on the crystalline characteristics of the TaN_x coatings were examined by X-ray diffraction. The TaN_x coatings annealing conditions were 500, 600, 700, and 800 °C for 4 h in air. We evaluated the performance of the diffusion barrier using both Auger electron spectroscopy depth-profiles and X-ray diffraction techniques. We also investigated oxidation resistance of the TaN_x coatings annealed in air, and under a 50 ppm O₂-N₂ atmosphere, to evaluate the fabricated layers effectiveness as a protective coating for glass molding dies.     

Dry etching of poly-Si/TaN/HfSiON gate stack for advanced complementary metal-oxide-semiconductor devices

A novel dry etching process of a poly-Si/TaN/HfSiON gate stack for advanced complementary metal-oxide-semiconductor（CMOS） devices is investigated.Our strategy to process a poly-Si/TaN/HfSiON gate stack is that each layer of gate stack is selectively etched with a vertical profile.First,a three-step plasma etching process is developed to get a vertical poly-Si profile and a reliable etch-stop on a TaN metal gate.Then different BCl₃-based plasmas are applied to etch the TaN metal gate and find that BCl₃/Cl₂/O₂/Ar plasma is a suitable choice to get a vertical TaN profile.Moreover,considering that Cl₂ almost has no selectivity to Si substrate, BCl₃/Ar plasma is applied to etch HfSiON dielectric to improve the selectivity to Si substrate after the TaN metal gate is vertically etched off by the optimized BCl₃/Cl₂/O₂/Ar plasma.Finally,we have succeeded in etching a poly-Si/TaN/HfSiON stack with a vertical profile and almost no Si loss utilizing these new etching technologies.     

热处理对TaN薄膜电性能的影响

采用直流磁控溅射法在Al2O3陶瓷基片上制备了TaN薄膜,研究了热处理温度和时间对TaN薄膜的方阻(R□)及电阻温度系数(TCR)的影响。研究发现,在热处理时间为2h的条件下,热处理温度在200℃到600℃变化时,R□从12?/□增加到24?/□,TCR从15×10-6/℃下降到-80×10-6/℃;在热处理温度为300℃的条件下,热处理时间对R□及TCR影响较小,随着热处理时间的增长,R□及TCR略有变化。     

不同调制周期Cu/TaN多层膜的微结构与表面形貌

采用磁控溅射方法在Si(111)基底上沉积不同调制周期的Cu/TaN多层膜,用X射线衍射仪(XRD)与原子力显微镜(AFM)表征薄膜微结构与表面形貌,研究了不同调制周期L薄膜的微结构与表面形貌.结果表明:不同L的TaN调制层均为非晶结构,多晶Cu调制层的晶粒取向组成随着L改变而变化; Cu调制层的表面粗糙度Rrms.大于TaN调制层的Rrms;与Cu单层膜相比,最外层为Cu调制层的Cu/TaN多层膜的Rrms较小;与TaN单层膜相比,最外层为TaN调制层的Cu/TaN多层膜的/Rrms较大;随着L增加,多层膜与对应的单层膜之间的兄Rrms差值逐渐减小.     

旋磁基片DC-10GHz微波功率电阻器设计制作

基于旋磁基片设计并通过光刻工艺制作DC-10 GHz微波电阻器。通过HFSS仿真设计制作DC-10 GHz电阻器,采用磁控反应溅射制作TaN薄膜,电压驻波比VSWR均小于1.25。旋磁基片微波电阻器相对于应用广泛的氧化铝基片微波电阻器,可直接集成于同样以旋磁为基片的结环行器中,从而能制作出更加小型化的微波隔离器,有效减小器件体积,符合现代通信产品小型化、集成化的发展要求。     

Ka波段宽带薄膜匹配负载设计与制备研究

基于实频法思想设计了Ka波段薄膜匹配负载的宽带匹配网络,并利用ADS和HFSS软件进行了仿真和优化。仿真结果表明,在32 GHz～40 GHz频率范围内,所设计匹配负载的电压驻波比均小于1.2。利用丝网印刷以及直流磁控溅射工艺制备了所设计的薄膜匹配负载。测试结果表明,所制备的TaN薄膜匹配负载在30.3 GHz～37.4 GHz频率范围内,其电压驻波比均小于1.3。     

DC-18GHz微波功率薄膜电阻器的设计及制作

设计并仿真了频率范围为DC-18GHz,功率负载为20W的微波功率薄膜电阻器,根据仿真结果,采用反应磁控溅射法制备了TaN微波功率薄膜电阻器。仿真结果表明,所设计的薄膜电阻器在DC-18GHz频率范围内,电压驻波比均小于1.2,加载20W微波功率时,薄膜电阻器表面的最高温度为108℃。实验结果表明,所制备的TaN薄膜电阻器在DC-18GHz频率范围内,电压驻波比小于1.25;加载20W直流功率96小时,电阻器的阻值变化小于2%,表面最高温度为105℃;在25-125℃温度范围内电阻器的温度电阻系数为-40ppm/℃。     

采用Al/TaN叠层电极提高Si基Ge PIN光电探测器的性能

金属与Ge材料接触由于存在强烈的费米钉扎效应, 导致金属电极与n型Ge接触引入较大的接触电阻, 限制了Si基Ge探测器响应带宽. 本文报道了在SOI衬底上外延Ge单晶薄膜并制备了不同台面尺度的Ge PIN光电探测器. 对比了电极分别为金属Al和Al/TaN叠层的具有相同器件结构的SOI基Ge PIN光电探测器的暗电流、响应度以及响应带宽等参数. 发现在Al与Ge之间增加一薄层TaN可有效减小n型Ge的接触电阻, 将台面直径为24 μ的探测器在1.55 μ的波 长和-1 V偏压下的3 dB响应带宽提高了4倍. 同时, 器件暗电流减小一个数量级, 而响应度提高了2倍. 结果表明, 采用TaN薄层制作金属与Ge接触电极, 可有效钝化金属与Ge界面, 减轻费米钉扎效应, 降低金属与n-Ge接触的势垒高度, 因而减小接触电阻和界面复合电流, 提高探测器的光电性能.     

采用AI／TaN叠层电极提高Si基GePIN光电探测器的性能

金属与Ge材料接触由于存在强烈的费米钉扎效应,导致金属电极与n型Ge接触引入较大的接触电阻,限制了si基Ge探测器响应带宽．本文报道了在SOI衬底上外延Ge单晶薄膜并制备了不同台面尺度的GePIN光电探测器．对比了电极分别为金属Al和A1／TaN叠层的具有相同器件结构的SOI基GePIN光电探测器的暗电流、响应度以及响应带宽等参数．发现在Al与Ge之间增加一薄层TaN可有效减小n型Ge的接触电阻,将台面直径为24um的探测器在1．55um的波长和-1V偏压下的3dB响应带宽提高了4倍．同时,器件暗电流减小一个数量级,而响应度提高了2倍．结果表明,采用TaN薄层制作金属与Ge接触电极,可有效钝化金属与Ge界面,减轻费米钉扎效应,降低金属与n-Ge接触的势垒高度,因而减小接触电阻和界面复合电流,提高探测器的光电性能．