The mechanism for SEU simulation by pulsed laser

~~The mechanism for SEU simulation by pulsed laser~~     

一种抗电离干扰的高速串行驱动器

针对工业界高速串行接口(SerDes)发射级的驱动器在电离干扰条件下受到单粒子效应(SEE)干扰导致传输出错的问题,分析了经典高速SerDes驱动器结构受SEE干扰的机理,提出了一种采用密勒补偿的互补电流源全差分驱动电路结构,能够显著抑制单粒子效应在驱动器敏感节点上引起的扰动,改善高速SerDes抗SEE干扰的能力。基于所提出的驱动器结构设计了一款3.125 Gbit/s的高速SerDes收发器,并在130 nm部分耗尽型(PD)绝缘体上硅(SOI)CMOS工艺下完成了流片。在SEE的干扰条件下的测试结果显示,该驱动器的单粒子瞬态能量阈值显著高于经典结构驱动器,达到21.9MeV·cm^2·mg^-1,可应用于星载计算机高速数据传输。     

CuxSiyO阻变存储器单粒子和总剂量辐照效应

对CuxSiyO结构的阻变存储器(RRAM)进行了总剂量(TID)以及单粒子辐照(SEE)实验.总剂量实验中,1T1R样品分别接受总剂量为1,2和3 kGy (SiO2)的60Co γ射线辐射.样品中没有出现低阻在辐照后翻转的现象.单粒子辐照实验中,16 kbit RRAM阵列样品分别接受线性能量转移(LET)值最高达75 MeV的4种离子束的辐射.样品中没有出现低阻在辐照后翻转的现象.除一组无翻转外,存储单元的高阻到低阻的翻转率皆在0.06％左右.实验结果证实了RRAM中已经形成的导电通道不会受辐照影响,因此不存在低阻翻转为高阻的现象.     

空间单粒子故障容错设计的验证技术研究

由于空间环境的特殊性,可靠性成为航天器的重要指标,容错设计在航天关键电子元器件中必不可少。在航天器进入太空之前,为了模拟空间辐射效应,文中采用一种新颖方法对航天关键电子元器件进行单粒子故障注入,同时通过软件配合测试的方式,达到验证其容错结构的目的。采用了该技术的面向空间应用的高性能高可靠32位嵌入式RISC处理器取得了一次流片成功的结果。     

辐照加固的500MHz锁相环设计

设计了一款与CSMC 0.5μm CMOS工艺兼容的频率为500 MHz的辐照加固整数型锁相环电路,研究了总剂量辐照以及单粒子事件对锁相环电路主要模块及整个系统性能的影响。此外,通过修正BSIM3V3模型的参数以及施加脉冲电流源来模拟总剂量辐照效应和单粒子事件,对锁相环整体电路进行了电路模拟仿真以及版图寄生参数提取后仿真。模拟结果表明,辐照总剂量为1Mrad(Si)时锁相环电路仍能正常工作,产生270.58~451.64 MHz的时钟输出,峰峰值抖动小于100 ps,锁定时间小于4μs;同时在对单粒子事件敏感的数字电路的主要节点处施加脉冲电流源后,锁相环电路均能在短时间内产生稳定的输出。     

带有n+深阱的三阱CMOS工艺中寄生NPN双极效应及其对电荷共享的影响

基于三维TCAD器件模拟, 研究了带有 n⁺深阱的90 nm三阱CMOS器件在重离子辐照下产生的电荷共享效应. 研究结果表明在重离子辐照时, n⁺深阱会导致寄生的NPN双极型晶体管触发, 显著增强NMOS间的电荷共享, 其放大因子达到双阱工艺中寄生PNP晶体管放大因子的2---4倍. 进而分别研究了n阱接触和p 阱接触对寄生NPN双极放大的影响, 结果表明增大p阱接触的面积和减小 n 阱接触的距离将抑制NPN晶体管的放大作用, 而增大n 阱接触的面积将增强NPN的放大作用.     

DSP处理器单粒子翻转率测试系统的研制

航天器及其内部元器件在太空中会受到单粒子效应(SEE)带来的威胁,因此航天用电子器件在装备前必须进行抗SEE能力的测试评估。针对传统测试方法存在的测试系统程序容易在辐照过程崩溃、统计翻转数不准确、单粒子闩锁(SEL)辨别不清晰和忽略内核翻转统计等问题,设计了一种测试系统,通过片外加载与运行程序从而减少因辐照导致片内程序异常的现象;通过片外主控电路统计被测电路翻转数使统计翻转结果准确;通过主控电路控制被测电路时钟供给排除因频率增加导致电流过大而误判发生SEL的情况;通过内核指令集统计内核翻转数。实验结果表明,该测试系统可以实时全面地监测数字信号处理器(DSP)的SEE,并有效防止辐照实验器件(DUT)因SEL而失效。     

Partial evaluation based triple modular redundancy for single event upset mitigation

We present a design technique, Partial evaluation-based Triple Modular Redundancy (PTMR), for hardening combinational circuits against Single Event Upsets (SEU). The basic ideas of partial redundancy and temporal TMR are used together to harden the circuit against SEUs. The concept of partial redundancy is used to eliminate the gates whose outputs can be determined in advance. We have designed a fault insertion simulator to evaluate partial redundancy technique on the designs from MCNC′91 benchmark. Experimental results demonstrate that we can reduce the area overhead by up to 39.18% and on average 17.23% of the hardened circuit when compared with the traditional TMR. For circuits with a large number of gates and less number of outputs, there is a significant savings in area. Smaller circuits or circuits with a large number of outputs also show improvement in area savings for increased rounding range.     

一种基于编码的存储器加固设计

在太空辐射环境中存在各种宇宙射线和一些高能粒子,其中单粒子翻转（SEU）效应是引起存储器软错误的重要因素,降低了数据传输的可靠性,因此成为当前集成电路抗辐射加固设计的研究重点之一。标准的纠错编码（ECC）设计冗余度将占用超过50%的存储量,该设计基于缩短汉明码的原理实现了对32位存储器采用7位冗余码进行纠错编码的SEC-DED加固设计,在资源上得到了优化;同时从概率的角度分析了可靠性的理论基础,通过编码可靠性可以提高3到6个数量级。     

Calculation of LET in SEE simulation by pulsed laser

A key point in SEE (Single Event Effect) simulation experiment is how to calculate the equivalent LET (Linear Energy Transfer) for laser pulse. In this paper, the calculation method considering the influences of nonlinear absorption in semiconductor, reflection and refraction on device surface and other factors is presented. Simultaneously an instance of calculation is provided, with the result in good agreement with the SEU (Single Event Upset) threshold measured by heavy ions.