一种带自适应电荷泵的超低功耗NMOS LDO

设计了一种带自适应电荷泵的超低功耗快速瞬态响应NMOS LDO,电路主要包含误差放大器、缓冲器、功率级、动态零点模块以及自适应电荷泵模块。该自适应电荷泵能够根据负载电流的大小调节工作频率,在兼顾大负载条件下功率管栅极需求的同时,保证了轻载下超低功耗的需求。同时为了满足电路中快速瞬态响应的需要,加入了动态电流电路。电路基于0.18μm BCD工艺设计,其工作电压范围为2.5～3.6 V,输出电压为1.2 V,负载范围为10μA～20 mA,工作的温度范围为-40～125℃。仿真结果显示,所设计的LDO供电电压调整率可达到1.123 mV/V,重载跳轻载时的恢复时间和轻载跳重载时的恢复时间分别为260μs和5μs,而静态电流最小仅为0.291μA。     

一种抗总剂量辐照的新型PD SOI器件

提出了一种具有叠层埋氧层的新栅型绝缘体上硅(SOI)器件.针对SOI器件的抗总电离剂量(TID)加固方案,对绝缘埋氧层(BOX)采用了叠层埋氧方案,对浅沟槽隔离(STI)层采用了特殊S栅方案.利用Sentaurus TCAD软件,采用Insulator Fixed Charge模型设置固定电荷密度,基于0.18 μm ...     

一种集成电路高压传输控制电路结构

集成电路设计中,用逻辑电平控制高压信号传输的情况很多,而传统的高压传输控制电路的结构过于复杂,版图面积较大且受工艺限制.介绍的电路能有效实现高压信号的传输和控制,且电路结构简单,利用两个NMOS实现了数字信号对高压信号的传输控制,大大简化了高压传输控制电路的复杂度.     

一种高效降压型DC/DC变换器控制电路的设计

设计了一种高效降压型DC/DC变换器控制电路.该电路基于脉冲宽度调制(PWM)方式,电源芯片在开关频率较高的情况下能有效抑制噪声,提高转换效率;采用E/D NMOS电压基准源,输出电压温度特性好,抑制电源噪声能力强,内置软启动电路,抑制输出电压的上冲;补偿网络结构简单,同时也保证了系统的稳定.采用无锡上华CSMC st02 0.5 μm工艺,仿真结果表明,芯片转换效率达到90%以上.     

温度和剂量率对NMOS器件迁移率的影响

对加固型ＣＣ４００７ＮＭＯＳ器件进行了低温（－３０℃）和室温（２５℃）γ射线辐射实验、不同剂量率下的γ辐射实验以及不同温度下的退火实验。根据实验结果，利用归一化迁移率与界面态电荷的机理模型，分析了辐射环境温度、辐射剂量率以及退火温度对ＮＭＯＳ器件迁移率的影响。     

源、漏到栅距离对次亚微米ggNMOS ESD保护电路鲁棒性的影响

基于对静电放电(electrostatic discharge,ESD)应力下高电压、大电流特性的研究,本文通过优化晶格自加热漂移-扩散模型和热力学模型,并应用优化模型建立了全新的0.6 μm CSMC 6S06DPDM-CT02 CMOS工艺下栅接地NMOS (gate grounded NMOS,ggNMOS)ESD保护电路3D模型,对所建模型中漏接触孔到栅距离(drain contact to gate spacing,DCGS)与源接触孔到栅距离(source contact to gate sp 关键词： 栅接地NMOS 静电放电 漏接触孔到栅的距离 源接触孔到栅的距离     

应变硅NMOS晶体管沟道应变的模拟研究

建立了一种基于硅/锗硅异质结构的应变硅NMOS晶体管的有限元模型,通过模拟研究了沟道区的应变分布及其与器件参数的关系。结果表明,提高锗硅虚拟衬底中锗的摩尔组分、减小应变硅层厚度,可以增加沟道应变。此外,应变量还随器件结构长度的增加而增加。研究结果可为应变硅器件的设计、工艺优化提供参考依据。     

Thermal behavior Spice study of 6H-SiC NMOS transistors

Silicon carbide is a material that is undergoing major advances associated with a broad scope in the field of electronics. The main properties of silicon carbide such as its high thermal conductivity and high band gap make it a material suitable for use in high-temperature and high-power applications. In this Spice study, the thermal behavior of 6H-SiC NMOS transistors is analyzed through their conductance and transconductance changes with temperature in the range −200 to 700 °C. The performances in two basic applications, current mirrors and differential amplifiers, are compared to similar circuits with silicon transistors. The results show that the 6H-SiC NMOS transistors can be used up to 700 °C, while those based on silicon transistors are limited to around 160 °C.     

Influence of layout parameters on snapback characteristic for a gate-grounded NMOS device in 0.13-μm silicide CMOS technology

Gate-grounded NMOS （GGNMOS） devices with different device dimensions and layout floorplans have been designed and fabricated in 0.13-μm silicide CMOS technology. The snapback characteristics of these GGN-MOS devices are measured using the transmission line pulsing （TLP） measurement technique. The relationships between snapback parameters and layout parameters are shown and analyzed. A TCAD device simulator is used to explain these relationships. From these results, the circuit designer can predict the behavior of the GGNMOS devices under high ESD current stress, and design area-efficient ESD protection circuits to sustain the required ESD level. Optimized layout rules for ESD protection in 0.13-μm silicide CMOS technology are also presented.     

0.13微米硅化物 CMOS工艺下版图参数对栅极接地 NMOS晶体管骤回特性的影响

本文中,在 0.13微米硅化物 CMOS工艺下, 设计了不同版图尺寸和不同版图布局的栅极接地 NMOS器件。TLP测量技术用来获得器件的骤回特性。 文章分析了器件版图参数和器件骤回特性之间的关系。TCAD器件仿真软件被用来解释证明这些结论.通过这些结论,电路设计者可以预估栅极接地NMOS器件在ESD大电流情况下的特性,由此在有限的版图面积下设计符合 ESD保护要求的栅极接地 NMOS器件。本文同时给出了优化后的 0.13微米硅化物工艺下 ESD版图规则。