关于非平行板电容器电容计算的讨论

用串联方法计算非平行板电容器的电容，简便地得到与其他方法相同的结果。     

一种基于混沌的随机数发生器设计及其IC实现

在密码学、仿真学以及集成电路测试等许多领域 ,随机数起着重要的作用。在密码学中 ,通常要求所使用的随机数具有不可预测性。基于混沌现象 ,使用开关电容技术 ,用集成电路实现了一种硬件随机数发生器。测试结果表明 ,其产生的序列具有不可预测性 ,可以满足密码学的应用要求。     

线性电压扫描下1VIIS器件瞬态的简单模型

本文用准平衡模型分析讨论了线性电压扫描下MIS器件的I/V瞬态.文中除了给出一般的处理方法以外，还给出了几种不同电压扫描率下I/Y特性的计算结果，并与已往的模型作了比较.     

开关电流技术：一种新的模拟抽样数据处理方法

开关电流（ＳＩ）技术是一种新的模拟抽样数据处理技术，介绍了开关电流电路的基本单元结构，讨论了目前开关电流技术中存在的问题及其解决方法。对开关电流技术与开关电容技术的一些基本特征进行了比较，ＳＩ技术不仅结构简单，而且与标准ＣＭＯＳ工艺兼容，可望替代开关电容电路。     

片式阻容元件的现状和发展方向

在国外的片式元器件（ＳＭＤ）中，片式阻容元件发展最快，主要表现为片式化率迅速上升，尺寸越来越小，性能越来越好，包装形式多样化和生产管理不断改进。本文综述了国外阻容元件在这些方面的进展，指出了我国的差距，提出了我国如何发展的措施。     

本征吸除硅片特性研究

本文描述硅本征吸杂片的特性参数,如吸除区宽度、洁净度,氧沉淀密度、MOS电容寿命,介绍了表面态密度及残余间隙氧浓度的检测方法和工艺对参数的影响及参数之间的内在联系,文章还实验论证了不同参数水平对器件成品率的影响,建立了以MOS电容寿命为主导的参数控制方法,利用本文提供的控制参数,可使CCD-512器件成品率达60％,以上优品率≥85％。     

Determination of generation lifetime fromC-t transients under linear voltage ramp bias

When a linear voltage ramp is applied to the gate of a MOS capacitor, a capacitancetime (C-t) transient is observed. The MOS capacitor is biased into strong inversion before applying the voltage ramp in order to eliminate surface generation. FromC-t transient curve obtained experimentally the minority carrier generation lifetime in semiconductor can be determined. The experimental results show that for the same sample the lifetimes extracted fromC-t curves under varying voltage sweep rates are close each other, and they are consistent with the lifetimes extracted by saturation capacitance method.     

DC-DC电荷泵的研究与设计

以Dickson电荷泵的基本原理为出发点，研究了一种将正电压输入转为负电压输出的开关电容电路。由于开关电容的充放电特点，为确定电容时间常数，采用非交叠时钟控制信号避免了由于时钟交叠而造成的当电容充电还未完成即对下一级电容进行放电的现象。同时，参考功率MOS-FET的电容模型通过增大驱动电路的电流减小了开关管的上升延时，提高了开关动作的速度，使转换效率得到明显提高。此电路结构简单，性能优良，易于集成，可广泛应用于输出负电压的电源产品中。     

铝电解电容器用橡皮塞中铁的测定

主要研究了用硫氰酸钾作显色剂，用分光光度法测定橡皮塞中铁含量的方法。并对国产和进口橡皮塞做了比较，为铝电解电容器质量水平的提高提供一条新思路。     

基于分段电容阵列的改进型逐次逼近型ADC

为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构。该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载。通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度。同时,利用一次性校准技术减小比较器的失配电压。最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构。结果表明,在1.8 V电源电压、780μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR)。