SAW chirp Fourier transform for MB-OFDM UWB receiver

1 Introduction Multiband orthogonal frequency division multiplexing (MB- OFDM) ultra wideband (UWB) is a novel multicarrier UWB system that has been proposed as a physical layer for reliable high bit rate and short-range communication network. It uses OFD…     

频率覆盖3.2～6.1 GHz的CMOS LC VCO

通过提高MIM电容的调整范围,实现了一个覆盖3.2～6.1 GHz的CMOS LC VCO.该VCO使用0.18μm射频CMOS工艺制作,芯片面积约为1260μm×670μm.当输出5.5GHz时,VCO内核消耗功率为17.5mW;在100kHz频偏处的相位噪声是～101.67dBc/Hz.     

一种用于五频带的MB-OFDM超宽带的6至9GHz的CMOS频率综合器

本论文设计了一个超宽带频率综合器。该频率综合器通过采用两个锁相环和一个单边带混频器产生了6至9GHz内的五个频带中心频率,频带之间的跳频时间小于3纳秒。文中提出了一个高线性度的二选一多路选择器,一个宽带的单边带混频器和一个正交压控振荡器。此外,版图也做了一些特殊考虑。该频率综合器采用0.18微米CMOS工艺实现,在1.5V至1.8V电源电压下消耗40mA电流,测试结果显示10MHz频偏处的相位噪声为-128dBc/Hz,在7.656GHz频带处的边带抑制为-22dBc。     

A 1.5 V 7.656 GHz PLL with I/Q outputs for a UWB synthesizer

A fully integrated CMOS phase-locked loop (PLL) which can synthesize a quadrature output frequency of 7.656 GHz is presented.The proposed PLL can be employed as a building block for an MB-OFDM UWB frequency synthesizer.To achieve fast loop settling,integer-N architecture operating with 66 MHz reference frequency and wideband QVCO are implemented.I/Q carriers are generated by two bottom-series cross-coupled LC VCOs.Realized in 0.18μm CMOS technology,this PLL consumes 16 mA current (including buffers) from a 1.5 V supply and the phase noise is-109.6 dBc/Hz at 1 MHz offset.The measured oscillation frequency shows that the QVCO has a range of 6.95 to 8.73 GHz.The core circuit occupies an area of 1×0.5 mm2.     

一种双模式 6-9 GHz 正交频分复用超宽带发射机

本文设计了一个全集成双模式 6-9 GHz 多带正交频分复用超宽带发射机,兼容 WiMedia 和中国标准。所设计的发射机主要包括：双模式的低通滤波器,上混频器,两级功率放大器以及一个用于产生本振信号的高频宽带频率除法器。 测试结果表明,此发射机在 6-8.7 GHz范围内的增益平坦度小于 1.5,而在 6-9 GHz范围内增加到 2.8 dB; 输出三阶交调量约为 13.2 dBm;输出 1dB 压缩点约为 2.8 dBm; 载波泄漏和边带抑制比分别为 -35dBc 和 -38 dBc。 本芯片采用 TSMC 0.13 μm 射频 CMOS 工艺制造,面积为 1.6 mm1.3 mm。在 1.2 V 电源电压下核心电路消耗电流为 46 mA。     

一种基于单天线移动终端的蜂窝链路MIMO容量增强技术

针对因移动通信的迅猛发展使得移动通信系统重新显现的频谱匮乏、容量不足等问题，提出一种基于单天线移动终端的蜂窝链路多入多出（MIMO）容量增强技术，即基于超宽带技术的广义虚拟多入多出（G-VMIMO）结构的应用。文章详细讲述了G-VMIMO结构的原理和特点，并从理论上分析该结构具有MIMO容量增强性能。文章给出了G-VMIMO系统的构成方法和协议流程，并针对系统实现所面临的难点进行了详细探讨。最后，计算机仿真验证了G-VMIMO系统的容量增强性能以及可行性。     

超宽带系统数字基带处理器设计

本文研究基于多带－正交频分复用（MB-OFDM）技术超宽带系统的数字基带处理器设计。该数字基带处理器采用可配置多通路流水线结构实现高达480Mbps的数据率以及从53．3Mbps到480Mbps的多数据率模式。本文采用SMIC0．13um标准CMOS工艺进行芯片设计,芯片核心面积为5mm^2。设计的基带系统在典型室内多径信道环境下（CM1-CM4）进行了仿真验证,综合考虑多径衰落、加性高斯白噪声、以及±50ppm的载波频偏、采样频偏。仿真结果验证了系统的可行性和可靠性。     

超宽带无线收发机中的正交LC VCO设计

基于SMIC 0.18 μm CMOS工艺设计了一种可应用于MB-OFDM UWB无线收发机的宽带正交压控振荡器(QV-CO,Quadrature VCO).在研究VCO的相位噪声理论的基础上,采用了优化噪声的电路结构.此外,鉴于片上螺旋电感在VCO设计中的重要性,采用了一种快速选取工艺库螺旋电感的方法.仿真结果显示,QVCO的频率调谐范围为3.4～4.5 GHz,在1 MHz频率偏移处,相位噪声小于-119.6 dBc/Hz.在1.8 V电源电压下,电路总功耗为27 mw.     

A 3.1-4.8 GHz transmitter with a high frequency divider in 0.18μm CMOS for OFDM-UWB

A fully integrated low power RF transmitter for a WiMedia 3.1-4.8 GHz multiband orthogonal frequency division multiplexing ultra-wideband system is presented. With a separate transconductance stage, the quadrature up-conversion modulator achieves high linearity with low supply voltage. The co-design of different resonant frequencies of the modulator and the differential to single （D2S） converter ensures in-band gain flatness. By means of a series inductor peaking technique, the D2S converter obtains 9 dB more gain without extra power consumption. A divided-by-2 divider is used for carrier signal generation. The measurement results show an output power between -10.7 and -3.1 dBm with 7.6 dB control range, an OIP3 up to 12 dBm, a sideband rejection of 35 dBc and a carrier rejection of 30 dBc. The ESD protected chip is fabricated in the Jazz 0.18μm RF CMOS process with an area of 1.74 mm^2 and only consumes 32 mA current （at 1.8 V） including the test associated parts.     

OFDM超宽带3.1-4.8GHz CMOS发射机设计

本文介绍一种应用于3.1-4.8GHz 多频带正交频分复用超宽带系统的低功耗射频CMOS发射机芯片的设计和实现。发射机系统主要由电压电流跨导级、正交上变频调制器、有源双转单转换器、输出增益可控功率放大器以及产生正交差分LO信号的除2除法器等模块组成。使用上调制器,双转单及输出放大器分段谐振技术解决3.1-4.8GHz宽带增益平坦度问题;使用源级电阻负反馈镜像跨导解决系统低电压高线性度问题;使用无源电感谐振双转单电路及增益可控放大器进行低功耗设计。测试结果表明,芯片能够提供-10.7到-3.1dBm的功率输出,并且在子带增益平坦度低于3dB;输出三阶交调量最高可达12dBm;不低于30dBc的载波抑制和35dBc以上的边带抑制。芯片采用Jazz 0.18μm射频CMOS工艺流片,包括ESD防护PAD在内芯片总面积为1.74mm2。 在1.8V的电源电压下,芯片总电流为32mA。