USB数据传输中CRC校验码的并行算法实现

文章介绍了用于USB总线数据传输的CRC校验的原理和算法，并且采用并行电路实现USB2．0中的CRC产生和CRC校验，与传统的串行电路实现相比，并行电路实现方法虽然在芯片面积上大于串行电路实现，但由于降低了时钟频率，电路更容易综合实现，并且大大降低了功耗，有利于低功耗电路设计。     

应用于ROHC的窗基LSB编解码修正算法实现机制

在移动：IPv6中，常常因为数据分组的头标太大而消耗过多的带宽，因而需要使用灵活可靠的鲁棒性头标压缩机制(ROHC)来对分组头标进行压缩。在ROHC中，使用LSB编码方案对分组中那些变化比较小的头标域进行编码。本文将在简要介绍ROHC原理的基础上，深入探讨应用于ROHC的窗基LSB编解码修正算法的实现机制。     

一种快速CRC 算法①的硬件实现方法

介绍了CRC校验算法的硬件电路实现方法。CRC校验广泛应用于通信、存储系统，在串行CRC实现的基础上，对电路结构提出了改进的方案，并实现了CRC的并行计算，由此进一步可以适用于任意位数据宽度的数据输入情况。     

利用CRC校验提高HFC网络通信可靠性

有线电视网络分布广、环境复杂,通信过程中难免受到干扰,目前在一些厂家内部协议中的数据校验纠错方法还比较传统,不能有效起到抗干扰的作用.为了提高通信的可靠性,值得关注和广泛应用的是一种简单而重要的通信差错控制技术--CRC.介绍了循环冗余校验CRC(Cyclic Redundancy Check)的差错控制原理和程序实现,并提出更具有实际应用价值的快速CRC算法的程序实现.     

一个面积和功耗优化且适用于10/100 Base-T以太网的CMOS时钟恢复电路

提出了一个新的用于10 / 10 0 Base- T以太网中面积和功耗优化的时钟恢复电路.它采用双环路的结构,加快了锁相环路的捕获和跟踪速度;采用复用的方式,通过选择信号控制电路可分别在10 Mbps或10 0 Mbps模式下独立工作且能方便地实现模式间的互换,与采用两个独立的CDR电路相比节省了一半的面积;同时,电路中采用一般的延迟单元来取代DL L,并能保证环路性能不随工艺温度等条件引起的延迟单元、延迟时间的变化而变化,从而节省了功耗.Hspice模拟结果显示,在Vdd=2 .5 V时,10 0 Mbps模式下电路的功耗约为75 m W,稳态相差为0 .3 ns;10 Mbps模式时电路功耗为5 8m W     

基于P89C669微控制器的MODBUS协议转换器设计与实现

基于P89C669微控制器和计算机数据通信技术,设计了MODBUS协议转换器,实现了MODBUS网络的主控设备与RTU(远程终端单元)之间的数据转换,并在电力系统220 kV主变风冷控制中用于变电所站内自动化监控计算机系统的MODBUS网络和PLC(可编程逻辑控制器)的数据通信,使站内自动化监控系统可根据主变油温、负荷电流等运行参数对风冷机组和油泵进行实时调控。     

循环冗余校验码(CRC)的硬件并行实现

讨论了并行计算循环冗余校验码（CRC）原理，并以USB协议使用的两种CRC的计算为侧给出了硬件并行实现CRC的设计方法。     

Fiber Channel协议中CRC编码的硬件实现

介绍了光缆通道（Fiber Channel）协议中CRC校验编码的原理和硬件的实现。并结合仿真结果对面向字节的CRC-32编码器进行了论述。     

针对任意位的CRC并行化方法及编解码器的实现

介绍了一种基于查表法的针对任意位数据的任意位CRC并行计算的原理及算法，克服了现有的两类CRC并行算法延时大、毛刺多或仅适于2^n位数据的2^n位CRC校验的缺点。该方法使并行CRC校验的传输数据位数与CRC码位数之间的选择更灵活，并且在加速比、功耗和面积等方面具有优势。     

RDS技术原理与接收机电路设计

介绍了一种在普通FM广播信号中增添数字信号的技术——RDS(Radio Data System)技术。首先详细描述了RDS的技术原理与标准,在此基础上又给出了可靠的收发电路设计方案。