全文获取类型
收费全文 | 3684篇 |
免费 | 564篇 |
国内免费 | 835篇 |
专业分类
化学 | 117篇 |
晶体学 | 26篇 |
力学 | 10篇 |
综合类 | 41篇 |
数学 | 4篇 |
物理学 | 733篇 |
无线电 | 4152篇 |
出版年
2024年 | 12篇 |
2023年 | 31篇 |
2022年 | 40篇 |
2021年 | 57篇 |
2020年 | 60篇 |
2019年 | 56篇 |
2018年 | 64篇 |
2017年 | 102篇 |
2016年 | 115篇 |
2015年 | 156篇 |
2014年 | 247篇 |
2013年 | 262篇 |
2012年 | 239篇 |
2011年 | 357篇 |
2010年 | 297篇 |
2009年 | 336篇 |
2008年 | 406篇 |
2007年 | 387篇 |
2006年 | 364篇 |
2005年 | 270篇 |
2004年 | 249篇 |
2003年 | 220篇 |
2002年 | 162篇 |
2001年 | 143篇 |
2000年 | 124篇 |
1999年 | 65篇 |
1998年 | 45篇 |
1997年 | 28篇 |
1996年 | 35篇 |
1995年 | 32篇 |
1994年 | 29篇 |
1993年 | 20篇 |
1992年 | 17篇 |
1991年 | 13篇 |
1990年 | 11篇 |
1989年 | 9篇 |
1988年 | 11篇 |
1987年 | 1篇 |
1986年 | 5篇 |
1984年 | 2篇 |
1983年 | 2篇 |
1982年 | 1篇 |
1972年 | 1篇 |
排序方式: 共有5083条查询结果,搜索用时 406 毫秒
1.
1-read/1-write (1R1W) register file (RF) is a popular memory configuration in modern feature rich SoCs requiring significant amount of embedded memory. A memory compiler is constructed using the 8T RF bitcell spanning a range of instances from 32 b to 72 Kb. An 8T low-leakage bitcell of 0.106 μm2 is used in a 14 nm FinFET technology with a 70 nm contacted gate pitch for high-density (HD) two-port (TP) RF memory compiler which achieves 5.66 Mb/mm2 array density for a 72 Kb array which is the highest reported density in 14 nm FinFET technology. The density improvement is achieved by using techniques such as leaf-cell optimization (eliminating transistors), better architectural planning, top level connectivity through leaf-cell abutment and minimizing the number of unique leaf-cells. These techniques are fully compatible with memory compiler usage over the required span. Leakage power is minimized by using power-switches without degrading the density mentioned above. Self-induced supply voltage collapse technique is applied for write and a four stack static keeper is used for read Vmin improvement. Fabricated test chips using 14 nm process have demonstrated 2.33 GHz performance at 1.1 V/25 °C operation. Overall Vmin of 550 mV is achieved with this design at 25 °C. The inbuilt power-switch improves leakage power by 12x in simulation. Approximately 8% die area of a leading 14 nm SoC in commercialization is occupied by these compiled RF instances. 相似文献
2.
3.
用CMOS工艺实现非接触IC卡天线的集成化设计 总被引:2,自引:0,他引:2
论述了用CMOS工艺实现非接触式IC卡天线的集成化需要考虑的各个方面,建立了集成天线的模型,给出了合理的设计方案,并通过实验验证了模型和设计方案.实验结果表明,采用片上天线完全可以提供非接触式IC卡工作所需要的能量.在频率为2 2 .5 MHz、感应强度为6×10 - 4 T的磁场中,面积为2 m m×2 mm的集成天线可以为10 kΩ的负载提供1.2 2 5 m W的能量. 相似文献
4.
5.
6.
7.
采用0.8μm标准数字CMOS工艺(VTN0=0.836V,VTP0=0.930V),设计并流片验证了具有宽工作电压范围(3~6V),可作SOC系统动态电源管理芯片内部误差放大器应用的单电源CMOS运算放大器。该误差放大器芯核同时具有适合低电压工作,并对工艺参数变化不敏感的优点。对于相同的负载情况,在3V的工作电压下,开环电压增益AD=83.1dB,单位增益带宽GB=2.4MHz,相位裕量Φ=85.2°,电源抑制比PSRR=154.0dB,转换速率Sr=2.2V/μs;在6V工作电压下,AD=85.1dB,GB=2.4MHz,Φ=85.4°,PSRR=145.3dB,Sr=3.4V/μs。 相似文献
8.
9.
10.
近年来国内外射频电缆组件的发展很快,射频电缆组件的性能不断提高,对射频电缆组件组装工艺也提出了更高的要求.射频电缆组件组装过程多是手工操作,产品的一致性及性能很难控制,要求有良好的工艺保证,为此介绍了射频电缆组件组装工艺,包括电缆的裁剪及剥皮、内导体的连接、外导体的连接和电气性能的测试;探讨了在组装过程中应注意的问题,以及针对内导体焊接易出现虚焊问题进行研究. 相似文献