16位串行模数转换器MAX1132的特性及应用

MAX1132是美国MAXIM公司生产的16位串行模数转换器，文章介绍了MAX1132的工作原理、接口特点及使用方法，给出了它在数据采集系统中的硬件电路和软件程序。     

基于FIF0与电平转换器的DSP高速ADC系统

给出了一种以DSP数字信号处理芯片TMS320VC5402作数据处理器，结合高速模数转换器AD9244、先进先出缓冲存储器芯片IDT7204以及电平转换器SN74ALVC164245构成的高速数据采集系统的设计方案。     

An 8-bit, 200 MSPS Folding and Interpolating ADC

An 8-bit, 200 MSPS folding and interpolating analog-to-digitalconverter, ADC, has been implemented in a 1.2 µmBiCMOS-process. It achieves 7.5 effective bits with a power dissipationof 575mW. The active area is 4mm². The implementationand measured results are presented. A simple analytical modelfor the interpolation-induced nonlinearity in a folding and interpolatingADC using sinusoidal folding is presented. The bowing of thereference ladder due to interaction with the input stages isanalyzed, and analytical models are derived.     

A novel open-loop high-speed CMOS sample-and-hold

A new open-loop high-speed CMOS sample-and-hold is presented. Based on new method for further reduction of voltage-dependent charge injection, a new CMOS sample-and-hold was designed. Simulation results confirm the effectiveness of this method. Over 10 dB improvement in signal-to-noise ratio, compared to the signal-to-noise ratio of conventional bottom plate sampling S/Hs was achieved with this method. A comparison between newly designed S/H and the bottom-plate sampling S/H is presented.     

数据转换系统中放大器的选择

随着广播电视技术的不断发展 ,模拟信号传输向数字信号传输的转换已成为必然。介绍模数转换系统中放大器的性能、关键技术 ,并就放大器的选择作详细探讨。     

多路同步采样ADC实现高性能多通道电网监测

本文介绍了同步采样ADC在电网监测中的应用,并对构建电力线测量系统时所要考虑的问题进行了讨论.     

一种用于心电信号采集的LCADC

设计了一种适用于心电信号处理的连续时间LCADC电路。电路去掉了传统电压模式的DAC模块,采用了N-bit电流舵DAC,解决了传统电压模式DAC存在的电容漏电问题。该电路包括一个电压至电流转换器、 7-bit电流舵DAC、电平交叉检测模块以及偏移标准补偿模块。 电路采用SMIC 0.18 μm CMOS工艺设计,电源电压为1 V。仿真结果表明,整体电路功耗为8.1 μW @500 Hz。通过MATLAB对数据进行处理,SNDR为53.8 dB @500 Hz,ENOB达到了8.64 bit,输入信号范围内SNDR范围为52.8~63.6 dB,电路功耗范围为7.3~8.5 μW。该电路适用于低频心电信号的采集。     

基于分段电容阵列的改进型逐次逼近型ADC

为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构。该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载。通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度。同时,利用一次性校准技术减小比较器的失配电压。最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构。结果表明,在1.8 V电源电压、780μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR)。     

一款应用于多通道CZT探测器的12-bit 1MS/s SAR-ADC芯片

本文提出了一种应用于多通道CZT探测器低功耗、小面积、抗辐照12位1MS/s逐次逼近模数转换器芯片。为了提高SAR-ADC的精度,提出了一种新型比较器,该比较器能够实现失调电压自校准功能。同时为了减少电荷分配DAC中电容失配的问题,提出了分散式电容阵列。通过电路级和版图级技术加固,提高该SAR-ADC芯片的抗辐照能力。原型芯片采用TSMC 0.35um 2P4M CMOS工艺。电源电压为3.3V和5V,采样率是1MS/s。该SAR-ADC芯片能够实现高达67.64dB的信纳比SINAD,然而仅消耗10mWz功耗。该芯片核心面积为1180um×1080um。     

应用于无线传感网络的低功耗10bit 300Ksps多通道逐次逼近型模数转换器的设计

本文给出了一款可应用于无线传感网络的低功耗10bit 300Ksps的逐次逼近型模数转换器(SAR ADC)的设计。采用了单端结构低功耗的拆分式电容阵列DAC和具有轨到轨输入级的比较器来实现本文中的ADC,可以减小功耗同时扩展满量程输入范围。为了实现功耗优化,采用2V的低电源电源供电。设计的ADC还具有4个模拟信号通道,使其更适用于无线传感网络的应用。电路样片采用3.3V 0.35μm 2P4M CMOS工艺实现,占用了1.23mm2的芯片面积,测试结果表明在2V供电166Ksps的采样速率下,ADC的功耗只有200uW,计算得到的信噪比为58.25dB,有效位数为9.38bit,品质因子FOM为4.9pJ/conversion-step。