一种三态鉴频鉴相器的设计

鉴频鉴相器是电荷泵锁相环的一个重要模块,其鉴相范围、鉴相灵敏度、死区、速度等因素影响锁相环的性能.综合考虑以上因素,设计了一种三态鉴频鉴相器.该设计采用Chartered 0.35um CMOS工艺,使用Mentor公司的模拟电路仿真软件Eldo进行仿真.仿真结果表明鉴频鉴相器鉴相灵敏度好,速度快,鉴相死区仅为5ps,最大工作频率可达3GHz.该鉴频鉴相器结构简单,只用了18个管子,有效的节省了芯片面积.     

ECL结构的PFDCP设计

设计了一种基于ECL结构的PFDCP.PFD电路采用传统构架,通过增加延迟单元的方法克服死区问题,延迟单元由ECL的逻辑门构成.PFD可以工作在0.15 MHz到2 MHz的输入频率范围之间.同时设计了一个高精度低失配的电荷泵,可以提供四种不同大小的电流.PFDCP设计和仿真采用JAZZ 0.35 μm的BICMOS SBC35工艺模型,电源电压5 V.电路仿真结果表明PFD的死区小于30 ps,CP的失配电流小于0.4%.     

LM567应用在超声波测距系统中对接收信号鉴频的电路设计

<正> 根据超声波在空气中传播的速度,与在目标物体界面反射的往返过程中所用时间的乘积进行测距,这在日常生活及工业生产等各方面已经得到了广泛应用。该系统的电路主要包括超声波发射驱动电路、接收电路及单片机电路。在所测量的距离较远时,所能接受的信号十分微弱,需对其进行放大,在放大的过程中,干扰信号也同时进行了放大,这就需要对有用的信号进行     

LC移相电路在调频和鉴频中的应用与仿真

由LC回路构成的移相电路具有调节输入输出信号之间的相位关系的作用,在通信电路中有广泛的应用。为深入研究LC移相电路的应用原理,论文推导了LC移相电路的传递函数,分析相移与电路参数的关系,讨论移相电路在间接调频和正交鉴频电路中的作用。利用Multisim仿真软件分别对调频和鉴频电路进行了仿真实验并验证理论分析结果,在通信电路课程学习中有助于学生加深对这部分知识的理解和掌握,提高应用能力。     

基于CORDIC算法的数字鉴频方法及其在FPGA中的实现

本文给出了一种适合FPGA实现的基于CORDIC(Coordinate Rotation Digital Computer)算法的数字鉴频方法.首先讨论了利用CORDIC算法进行数字鉴相和一阶差分数字鉴频的原理,然后分别给出在FPGA中实现CORDIC算法的流水结构和迭代结构,通过与XILINX自带CORDIC IPCore资源利用情况的比较及FPGA仿真结果表明,基于CORDIC算法的迭代结构和一阶差分实现数字鉴频的方法是高效可行的.     

视频分帧处理电路的研制

本文介绍的视频图像分帧处理电路，是字幕叠加、图像合成、图像旋转等图像处理方面的关键器件，该电路运用视频信号的分离技术，从复合视频信号中提取行、场同步信号，用锁相环电路和三级计数器构成的反馈分频电路对行同步信号鉴频锁相，获得9．750MHz的时钟信号，再由A／D转换器和D／A转换器完成了视频图像处理。     

2.5Gb/s 0.18μm CMOS时钟数据恢复电路

采用TSMC公司标准的0．18μm CMOS工艺，设计并实现了一个全集成的2．5Gb／s时钟数据恢复电路．时钟恢复由一个锁相环实现．通过使用一个动态的鉴频鉴相器，优化了相位噪声性能．恢复出2．5GHz时钟信号的均方抖动为2．4ps，单边带相位噪声在10kHz频偏处为-111dBc／Hz．恢复出2．5Gb／s数据的均方抖动为3．3ps．芯片的功耗仅为120mW．     

扩频接收机中改进的锁频方案

利用叉积自动鉴频进行锁频时,为了得到正确的频率误差需要消除基带信息翻转的影响。提出了一种频率锁定的改进方案,基于该方案提出了一种用相关能量进行误锁检测的方法。该方案的鉴频对象从相邻的两个伪码周期信号换成同一个伪码周期内相邻的半个伪码周期信号,无需利用点积项消除信息比特符号翻转的影响。利用Matlab对方案进行了仿真,分析了工作范围及抗噪性能,给出了基于FPGA的实现方案。实验数据表明：此方案的线性鉴频能力提高一倍,前端捕获间隔可以增大一倍,在同等频偏条件下,捕获时间缩短一半。频率误锁检测可在误锁发生过程中完成,并在2-3个信息比特内将载频调整至正确的频率上。     

CMOS锁相环电路

本文论述了一种CMOS的数字频率变换锁相环电路,内部由电流控制延迟单元和施密特整形电路组成的压控振荡器、鉴频鉴相器、电荷泵滤波器及分频电路组成.文中从原理及实用设计的角度给出了论述,着重讨论了系统的稳定性、收敛速度与稳态误差.