部分并行的蒙哥马利模乘法器实现研究

通讯技术的高速发展需要更高性能的密码处理设备.本文系统的研究了利用部分并行的脉动阵列结构实现模乘法器的问题,在分析了各类结构的性能结果的基础上,找到性能最高的和性能-代价比最高的结构配置.结果表明,如果以关键路径延迟×单元面积作为时间-面积代价指标,那么每个运算单元处理一位数据的设计,在0.18 μ m工艺和0.25 μ m工艺条件下,具有最高的运算性能,同时也是性价比最高的设计之一.     

蒙哥马利算法在RSA公钥算法中的应用

RSA算法是第一个能同时用于加密和数字签名的算法,是一个被研究的最广的算法,从提出到现在经历了各种攻击的考验,逐渐为人们接受,普遍认为是目前最优秀的公钥算法之一。但是幂模运算是RSA的速度瓶颈,而模幂运算又可以转化为平均(3e)/2次的模乘运算,蒙哥马利算法被认为是计算大数模乘的最快算法,利用蒙哥马利算法对幂模运算的改进可以大大提高RSA的加解密效率。实验证明,使用1 024位密钥加密文件,利用蒙哥马利算法改进后的RSA算法的加密耗时减少了3/4左右。     

一款RSA模乘幂运算器的设计与实现

通讯技术的高速发展需要更高性能的密码处理设备.本文介绍的RSA模乘幂运算器,采用蒙哥马利模乘法算法和指数的从右到左的二进制方法,并根据大整数模乘法运算和VLSI实现的要求进行改进,提供高速RSA模乘幂运算能力.该RSA运算器在其模乘法器中使用了进位保留加法器结构以避免长进位链.我们提出了信号多重备份的方法,解决大整数运算结构中关键信号广播带来的负载问题.     

一种用于ECC密码体制的模乘器设计

提出了一种基于Montgomery算法的模乘器。与现有结构相比,由于采用了多级流水线的乘法器结构,提高了系统的时钟频率;并通过引入预计算单元,解决了流水线停顿的问题,提高了系统的并行性,减少了所需的时钟数。该模乘器位长233位,基于SMIC 0.18μm最坏工艺的综合结果表明,电路的关键路径最大时延为3.8 ns,芯片面积2 mm2。一次模乘计算只需要108个时钟周期,适合ECC密码体制的应用要求。     

3G USIM卡中安全系统的设计实现

设计实现了一种智能卡的安全系统,由128 bit AES和1024 bit RSA构成,兼顾加密速度和通信安全.该系统在一款3G智能卡中应用,采用SMIC 0.18μm混合信号工艺实现.验证结果表明,AES和RSA具有较好的加密性能,与当前同类智能卡产品相比面积上有较大优化,能很好满足智能卡的安全业务要求.     

基于Montgomery曲线改进ECDSA算法的研究

提出了一种基于Montgomery曲线改进ECDSA算法,并重点改进异步点乘问题.改进的ECDSA具有更快的计算速度并能有效地抵御时间攻击和能量攻击,将验证签名与产生签名时间之比从2倍降低到约1.2倍,减少约40%,算法对提高椭圆曲线密码的实现效率有一定意义.     

FPGA implementation of RSA public-key cryptographic coprocessor based on systolic linear array architecture

In order to make the typical Montgomery＇s algorithm suitable for implementation on FPGA, a modified version is proposed and then a high-performance systolic linear array architecture is designed for RSA cryptosystem on the basis of the optimized algorithm. The proposed systolic array architecture has distinctive features, i,e, not only the computation speed is significantly fast but also the hardware overhead is drastically decreased. As a major practical result, the paper shows that it is possible to implement public-key cryptosystem at secure bit lengths on a single commercially available FPGA.     

高安全高性能RSA协处理器的设计与实现

为保证智能电网中的数据安全,防止电力通信过程中的数据被篡改,安全芯片的应用必不可少,而RSA算法是安全芯片中应用最广泛的公钥算法之一。RSA算法复杂度高,硬件实现功耗较大,在设计的过程中常常无法完全兼顾性能、功耗、安全性等各个方面。文章设计了一种高性能、能抵抗常见侧信道攻击及EMA电磁攻击的高安全RSA协处理器。提出的随机存储模幂算法真伪运算结果的防护策略,增强了协处理器抵抗侧信道攻击、差分功耗攻击以及EMA电磁攻击的能力。通过两个层级的算法优化来提升协处理器性能,并通过结合CIOS平方算法和Karatsuba算法的改进的Montgomery模乘算法,使得1 024位带防护的RSA算法在UMC 55 nm工艺下的面积为4.8万门@30 MHz,功耗为4.62 mW@30 MHz, FPGA开发板上进行API测试的性能为709.3 kbit/s。     

基于改进Montgomery模乘算法的智能卡协处理器设计

传统智能卡所进行的数据加解密运算一般是由软件实现，但随着信息安全要求的进一步提高，在芯片中集成协处理器成为一种趋势。本文就这一问题进行了探讨，并给出了一种解决方案。     

RSA密码计算构件的设计与应用

在分析RSA的各种加速算法的基础上。分别在Xilinx Virtex V600FG680—6 FPGA上用流水线和非流水线方式，以及TI公司的TMS320C5402和TMS320C6201系列高性能DSP上设计RSA密码计算构件．并通过对四种方案的比较，分析了在校园卡应用领域中，不同设计方案适用的具体应用背景．