全文获取类型
收费全文 | 155篇 |
免费 | 13篇 |
国内免费 | 4篇 |
专业分类
化学 | 4篇 |
力学 | 3篇 |
综合类 | 1篇 |
数学 | 20篇 |
物理学 | 14篇 |
无线电 | 130篇 |
出版年
2024年 | 1篇 |
2023年 | 5篇 |
2022年 | 6篇 |
2021年 | 3篇 |
2020年 | 3篇 |
2019年 | 3篇 |
2018年 | 7篇 |
2017年 | 7篇 |
2016年 | 6篇 |
2015年 | 4篇 |
2014年 | 13篇 |
2013年 | 12篇 |
2012年 | 16篇 |
2011年 | 8篇 |
2010年 | 7篇 |
2009年 | 5篇 |
2008年 | 11篇 |
2007年 | 7篇 |
2006年 | 6篇 |
2005年 | 8篇 |
2004年 | 10篇 |
2003年 | 4篇 |
2002年 | 4篇 |
2001年 | 2篇 |
2000年 | 3篇 |
1999年 | 2篇 |
1998年 | 2篇 |
1997年 | 1篇 |
1996年 | 1篇 |
1993年 | 3篇 |
1989年 | 1篇 |
1979年 | 1篇 |
排序方式: 共有172条查询结果,搜索用时 15 毫秒
1.
低信噪比小目标检测是当前的研究热点,能量积累是其关键技术之一。介绍了两种常用的序列图像能量累加算法:一种是针对帧间运动速度较小的多帧累加;一种是针对帧间运动速度较大的形态膨胀累加。并给出了这两种算法的FPGA实现。实验结果表明,设计的电路运行速度快、占用资源少,具有很强的实用性,并在实际应用中取得了较好的效果。 相似文献
2.
在设计数字信号处理器时我们经常要设计高性能的乘累加运算器,文章详细分析了乘累加运算器的结构,提出了其高性能设计方案并采用标准单元进行了实现,同时提出了DCT运算单元的高性能解决方案。 相似文献
3.
4.
《电子技术与软件工程》2016,(2)
为提升浮点乘累加的流水性能,本文提出了一种基于FPGA全流水浮点乘累加器的设计和实现方法。通过无阻赛流水累加和串形全加等技术,实现了任意长度单精度浮点复向量的乘累加计算,且相邻两个向量之间无流水间隙。该累加器在Xilinx的XC7VX690T FPGA上实现,乘法器和逻辑资源消耗不到1%,最高运行频率可达279MHz。 相似文献
5.
针对当前AI专用加速器设计复杂且存在内存瓶颈等不足,提出一种通用型卷积神经网络加速器架构.其RISC(Reduced Instruction Set Computer)指令集支持不同类型卷积神经网络到硬件加速器的高效映射.其通用卷积计算模块是一个由多个基本运算单元组成的可重构三维脉动阵列,支持不同尺寸的二维卷积计算;脉动阵列规模可根据需要进行配置,适用不同的并行加速需求.为缓解内存瓶颈、提高算力,输入模块引入多级缓存结构,可实现对片外数据的高速读取;输出模块设计一种基于“乒乓”架构的多级数据累加结构,以实现卷积计算结果的高速缓存输出.将所提架构在FPGA芯片上予以实现,实验结果表明该架构凭借较少计算资源和较低功耗取得了与当前先进加速器相近的性能,且通用性更强. 相似文献
6.
7.
8.
9.
10.