排序方式: 共有68条查询结果,搜索用时 459 毫秒
1.
2.
介绍了一种高速7位DAC的设计及芯片测试结果,该DAC选取高5位单位电流源,低2位二进制电流源的分段结构。考虑了电流源匹配、毛刺降低以及版图中误差补偿等方面的问题来优化电路。流片采用0.35μmChartered双层多晶四层金属工艺,测试结果表明在20 MH z的采样频率下,微分非线性度和积分非线性度分别小于±0.2 LSB和±0.35 LSB。该DAC的满幅建立时间是20 ns,芯片面积为0.17 mm×0.23 mm。电源电压为3.3 V,功耗为3 mW。 相似文献
3.
在实际的电路运行中,由于各种干扰和响应的存在,实际电路往往存在各种缺陷信号和瞬变信号,如果在设计之初没有考虑这些情况,往往会产生灾难性的后果.找到这些异常信号,根据这些信号的特性选择合适的调理电路加以抑制和优化,这一直是电子工程师们所头疼的.本文以普源精电DS1302CA示波器及其新近推出的DG5000系列函数/任意波形发生器为例来介绍无缝互联功能的实现方式. 相似文献
4.
介绍了用以改善数字模拟转换器线性特性的模拟自校准技术,分析其相对于动态器件匹配的优点,并应用于一个高速数模转换器的设计之中,在Infineon 0.25μm CMOS工艺下,4-bit DAC,工作电压1.8V,工作频率400MHz,其SNDR达到76dB (精度超过12bit),相比未采用自校准技术时的60dB提高了将近3bit,无杂散动态范围达到84.66dB,毛刺能量小于3fA-s. 相似文献
5.
FPGA设计中毛刺信号的产生及消除 总被引:1,自引:0,他引:1
主要讨论了FPGA设计中毛刺信号产生的原因,分析总结了处理毛刺信号的几种方法,通过对毛刺信号的处理可以提高芯片的稳定性。 相似文献
6.
本文对PTH半孔/槽存在的必要性做了介绍,分析PTH孔/槽的设计及制作技术,并举例说明加工过程中常见的问题及改善方案。 相似文献
7.
8.
9.
引线框架电镀纯锡时,受过程控制及原材料的影响,纯锡镀层极易产生锡须和锡毛刺。锡须和锡毛刺的产生有着不同的机理,因此预防锡须及锡毛刺的产生,需要采取有针对性的措施。本文章从原理上分析了锡须及锡毛刺的产生机理,并结合现有封装电镀工艺流程,有针对性地提出了一些可行的预防措施,为保证集成电路的可靠性提供了理论支持。 相似文献
10.