逆向逻辑综合与功能测试建模

本文在分析时序电路故障检测试法存在难题的基础上,提出一种功能测试建模的新方法。具体内容包括:时序电路功能测试建模的要求;利用逆向逻辑综合方法完成同步时序电路测试的建模;以及异步时序电路功能测试建模的特点。这对时序电路功能测试序列的自动生成有重要意义,因为有了这样的模型,时序电路的自动测试生成可归结为图论算法问题。     

时序电路可及状态的枚举和自动测试生成

复杂时序电路的测试生成被公认为VL-SI电路测试的难题之一。本文在分析已发表文献对此问题研究情况的基础上,提出一种实用的、可靠的测试生成方法。本方法的特点有二。一是以时序电路可及状态的分析为依据,建立同步、异步时序电路测试的统一数学模型,完全地、准确地反映电路的稳态功能。二是以图论算法为工具,从电路强连通状态转换图中找出最优测试向量序列。此法适用于数字系统层次或功能测试,有效地降低计算复杂性,加快测试生成速度,可望发展成为VLSI电路实用化测试生成方法的一条新途径。     

用于光纤光栅传感解调系统的线阵InGaAs驱动时序电路的设计

从理论上分析了线阵InGaAs光电探测器阵列在采用光谱成像技术的光纤光栅传感解调系统中的的成像原理,在此基础上,对日本滨淞光子公司生产的G9212 型号的线阵InGaAs结构、工作方式等光电信号处理过程进行讨论.针对该型号的光电探测器阵列设计了使其正常工作的驱动时序电路,并用Verilog HDL 语言进行模块描述和CPLD实现驱动时序电路的仿真.实验结果表明,设计符合光纤光栅传感解调系统中线阵InGaAs实际工作需要.     

探讨计数器设计的授课思路与方法

根据作者多年来的教学实践经验，探讨了数字逻辑电路中二进制、十进制和任意进制计数器设计方面的一些授课思路与方法。     

变速率会议电视系统中的时序设计

本文叙述了变速率会议电视系统中所用到的各种时序信号，以及产生这些时序信号的设计方案。     

时序电路的单故障压缩

本文主要分析了时序电路中的自屏蔽(Self-Hiding)和时延再会聚(Delay-Reconver-gence)现象,以及由此而造成在时序电路中通常的故障支配关系不成立原因。另外还分析了时序电路中特有的优先扇出支(Prime-fanout)现象及其对故障压缩的影响,在此基础上成功地实现了对时序电路的单故障压缩。在文末给出了对标准BENCHMARK时序电路进行实验的结果。另外本算法还作为时序电路ATPG系统的预处理故障压缩部分,应用在我室国家八五项目FD-Ⅲ测试生成系统中。     

时序冲突及时序检查

本文介绍一个多相同步时序数字电路的时序模型及时序冲突的检验算法。该方法能检查出时序冲突类型，冲突的具体位置及时钟系统设置的合理性。该算法已在Ｓｕｍ－４／ＳＰＡＲＣ上实现，能快速准确检查出非覆盖多相时钟同时时序电路存在的时序冲突，冲突覆盖率高。     

一种人工情感及行为策略模型的有限自动机实现

在情感模型和理论的基础上,针对情感特征,提出了一种新的人工情感框架模型,利用自动机理论,分析了情感在现有状态和外部环境刺激下的情感转移过程和行为策略,根据智能体所要求实现的控制功能,建立了一个基于有限自动机的人工情感模型,并构建了对应的时序电路,从功能的角度为实现人工情感的工程化提供了一种新的思路和方法.     

比较逻辑与异步触发时序电路的分析和综合

本文从触发器的完整状态方程出发,研究了异步触发时序电路的分析与综合的新方法,提出了触发器的α跃变、β跃变行为可用比较运算中的小于、大于运算表示,而各触发器的α跃变、β跃变之间的覆盖关系则可用大于等于运算进行检验。在此基础上提出了适用于使用计算机的异步触发时序电路的分析和综合程序。     

绝热无比型动态触发器和同步时序电路综合

该文从电路三要素理论出发研究低功耗电路，定量描述绝热无比型动态记忆电路。绝热无比型动态触发器利用电容接收和保存信息，避免目前绝热电路中电容上的信息得而复失的现象，其中绝热D和T'触发器只用6管，带‘与或非’输入的绝热D触发器只用9管。在上述理论基础上该文提出绝热无比型动态同步时序电路综合方法，用此法设计出绝热5421BCD码十进制计数器，仅用32管，总功耗小于一个PAL－2N四位二进制计数器的功耗，计算机模拟验证该文方法正确。