采用ZSP400 DSP核的乘累加操作(MAC)计算定点倒数

1.序言 一般来讲,在用可编程DSP实现的通信和信号处理算法中需要计算两个定点数的除法.除法可以通过先计算除数的倒数,然后与被除数相乘来得到商.因此,计算倒数是除法计算的第一步.     

改进DTMF信号检测方案在定点DSP上的实现

讨论了硬件实现双音多频(DTMF)信号检测方案的弊端,比较了MUSIC算法、SB-NDFT算法、FF T算法和Goertzel算法,给出了以改进Goertzel算法为核心的DTMF信号检测的DSP实现方案和 实测结果。实验结果表明,该方案有较好的检出率和抗干扰能力。程序全部使用汇编语言实 现,提高了系统运行的实时性和功能冗余度。     

数字信号处理定点除法精度算法与计算思维

数字信号处理中由于有限字长而存在精度问题,因此不可避免地存在误差,包括数据和系数的量化误差、计算上的舍入误差以及最终在算法和系统实现上产生的误差。计算思维近年来得到了广泛重视和大力发展,计算思维的培养需要多学科融合和长期实践训练过程。结合计算思维重要思想分析了定点DSP芯片上定点除法运算精度的算法,包括除法运算特点和定点除法程序设计,并以TI公司代表性芯片为例说明了操作特点,最后讨论了如何快速实现高精度定点除法。     

基于Simulink的绝对位置传感器的FPGA实现

针对传统图像处理FPGA设计的设计周期长,仿真验证复杂等问题,提出了采用Simulink的硬件设计方法。该方法以具有强大图像处理能力、操作简便、灵活性高,并以便于仿真的Simulink为基础,进行了功能模型的设计,再将其转换为定点模型及HDL模型。该方法由于前期图像可视化的仿真,大幅缩减了功能模型设计周期,并在允许误差范围内(0.01 mm)完成了对绝对位置传感器的FPGA实现。     

一种新型的定点到浮点转换的全流水线FPGA实现

利用FPGA器件完全采用底层自主设计,实现定点数到浮点数的转换.提出了一种全新的实现方法,变对数为减法,通过占用1%的逻辑资源,实现3个时钟周期输出数据.避免了局限于使用IP core的束缚,为后续ASIC设计打下了基础.     

基于定点LMS算法的自适应天线阵技术及其FPGA实现

如何在满足实时性及精度的前提下实现LMS算法一直是工程上的难点。根据SINR（信干噪比）对天线阵元的输入信号进行了建模,提出一种适合于FPGA（现场可编程门阵列）实现的定点数制,并在满足算法实时性的前提下在FPGA上实现了LMS（最小均方）算法。测试结果表明采用这种定点数制的算法所形成的天线阵方向图具有较好的性能。     

有序统计恒虚警定点数排序的硬件实现

针对有序统计恒虚警硬件实现中的定点数排序问题,提出一种架构,将排序算法分解,并映射为比较、选择两级硬件阵列,每一级硬件阵列都由基本的比较单元和选择单元组成.针对硬件实现的特点,对比较操作加以简化.利用定点数补码表示正值最高位为0、负值最高位为1的特点,将待比较的两个数值相减,取其差值的最高位作为两个待比较数值大小关系的标志.当一个数值与其所在序列的其他所有值比较之后,就得到一个标志序列,当该数值小于其所在序列中其他一个数值时,标志序列中就有一位为1,则将标志序列累加,所得的值就是该数值在序列中应排的序号.     

DSP中的浮点与定点比较

介绍目前常用的DSP定点数据格式和浮点数据格式,对比两种数据格式的优缺点,提出了对其适用场景和格式选型的相关建议。     

理解并控制数字马达控制系统的量化误差

设计数字马达控制系统时需要考虑的主要问题是选择合适的处理器,同时,处理器字长也至关重要。设计人员需要关注定点处理器中因定点数表示法而引起的量化误差问题。这些误差将会降低控制系统的性能,使设计人员无法最大限度地发挥出高级算法的优势。     

对二进制补码数的进一步研究

介绍了无符号二进制数和有符号二进制数补码的概念，补码数的求取方法以及补码数的性质，阐述了无符号补码数与有符号补码数的统一性问题。