OTP工艺的基本特点和工艺难度简介

什么是OTP?——这样的产品只允许写入一次，所以被称为“一次可编程只读存储器”(One Time Progarmming ROM，OTP-ROM)。     

小规模FPGA产品线日趋丰富

比以前的CPLD集成度更高、能实现胶合逻辑、修正硬件缺陷（bug）等的PLD产品正逐渐增多。这种PLD并不是采用宏单元构成的CPLD，而是使用查找表（LUT）的FPGA。这类产品的输入输出引脚数约为80个-270个，按可换算的宏单元数计算，其集成度约为128个-2000个，介于CPLD和大规模FPGA之间。本义中将该类产品称为小规模FPGA（见图1）。     

LPM宏单元在MAX^＋plus Ⅱ中的应用

介绍了LPM宏单元的技术特征及几种使用方法,为广大读者更好地利用LPM宏单元设计电路做了一些技术上的探讨。     

可编程序逻辑器件的原理及应用

基于ＰＲＯＭ技术的ＰＬＤ器件代表了未来硬件技术的发展方向。对比于传统的ＴＴＬ标准逻辑，ＰＩ．Ｄ器件具有易设计、功能强、可靠性高、成本低等优点。本文根据其原理论述了它的各个优点，并给出了设计方法和典型应用。     

中芯国际集成ARM926EJ处理器芯片成功通过认证

中芯国际宣布，其应用ARM926EJ^TM处理器内核的芯片成功地通过了ARM公司严格的可靠性认证。该芯片在设计过程中整合了ARM926EJ^TM内核及对应的嵌入式追踪宏单元(ETM9TM)芯片测试设备，在中芯国际成熟的0．13微米技术工艺上流片成功。应用了ARM926EJ^TM芯片的成功验证，进一步扩展了中芯国际同ARM公司(LSE：ARM；Nas—daq：ARMHY)的合作，     

流水线技术在基于FPGA的DSP运算中的应用研究

流水线技术是FPGA设计速度优化的有效方法之一。通过不同流水线级数和不同位宽的加法器和乘法器综合数据的对比,说明在用FPGA实现数字信号处理硬件化运算中流水线技术的有效性和选择方法。对流水线应用中设计方法的选择、流水线首次延时和寄存器触发时间、嵌入式存储器块的使用、控制流水线和数据流水线的划分等需要注意的关键问题进行了简要分析。     

MAX＋plusⅡ中LPM中LPM宏单元的使用方法

介绍了LPM宏单元的技术特征及几种使用方法，为广大读者更好地利用LPM宏单元去设计电路。     

MGS—CMOS宏单元模块自动生成系统

本文介绍一个CMOS宏单元模块自动生成系统,该系统根据宏单元的电路描述,经过逻辑综合后自动完成布局、布线工作。并将布图结果转换成版图描述文件,从而实现了宏单元建库及模块生成的自动化。为了保证布通率及生成模块的正确性,系统提供了交互布图环境和模块正确性验证工具。     

系统跟踪宏单元在高性能SoC系统调试上更具优势

Core Sight TM系统跟踪宏单元(System Trace Macrocell,STM)在7方面要明显优于仪表跟踪宏单元(Instrumentation Trace Macrocell,ITM)。对于在高性能FPGA架构中采用了ARMCortex-A9应用处理器的现代So C FPGA,从性能到数据质量,STM是更适合的调试宏单元。本文讨论这些不同之处。