四值单稳态触发器设计

在二值单稳态触发器设计的基础上，提出了四值单稳态触发器的设计方案．经过PSPICE模拟，所设计的电路具有正确的逻辑功能，并能由此方法推广到基值更高的单稳态触发器的设计．与二值单稳态触发器相比，四值单稳态触发器具有更强的功能．     

基于集成门电路的三值无稳态触发器研究

通过对二值无稳态触发器设计原理的重新归纳,本文从三值单稳态触发器的设计出发,提出了基于集成门电路的三值无稳态触发器的设计方案, 并用PSPICE程序进行计算机验证. 结果表明所设计的三值无稳态触发器具有正确的逻辑功能. 本文还进一步提出了三值等宽的三值无稳态触发器的设计方案.     

基于D触发器的物理不可克隆函数

物理不可克隆函数（PUF）是指利用半导体制造工艺中不可避免的固有偏差，产生具有独特性和稳定性的响应结果，使集成电路芯片具有不可克隆的特性。提出了一种新型的基于D触发器的物理不可克隆函数。利用D触发器建立的时间随机分布函数产生PUF激励输出响应，并通过D触发器对的差分结构提高输出结果的准确性。实验结果显示，此PUF的性能近乎理想。与主流PUF相比，基于D触发器的PUF明显增强了设计的唯一性。     

分析由触发器构成的同步计数器的一种新方法

为了简化由触发器构成的同步计数器的分析过程,提出一种简单、有效的方法．采用该方法,由计数器的逻辑电路图获得状态转移方程后,将其化成标准与或表达式,通过推导得出标准与或表达式中逻辑函数取值的规律,按照该规律,状态转移方程中次态值可直接由标准与或表达式得到,而不需要进行任何逻辑运算．通过对1个3变量计数器的分析表明,该方法省去了烦琐的计算,使得次态值的求取和真值表的创建更加快捷、方便．     

通用型三值单稳态触发器设计

对三值单稳态触发器的设计原理进行了研究,结合ＲＣ电路延迟作用和信号反馈存在的原理,设计了三值脉冲控宽电路和三值单稳触发器,并通过ＰＳＰＩＣＥ５．０软件模拟,证实了逻辑功能的正确性。     

脉冲宽度对核电磁脉冲烧毁RS触发器效应的影响

利用实验室自主开发的二维半导体器件-电路联合仿真器对RS触发器在核电磁脉冲注入下的烧毁情况进行研究,发现烧毁发生在RS触发器内n沟道增强型MOSFET栅极和漏极之间的沟道内。RS触发器烧毁的功率阈值随着脉冲宽度的增加而降低,当脉冲宽度大于80 ns后阈值变化很小。根据仿真结果,通过热传导方程对RS触发器的烧毁情况进行建模,得到了不同脉冲宽度核电磁脉冲注入下RS触发器烧毁功率阈值的理论模型,仿真结果证明了理论模型的正确性。     

脉冲宽度对核电磁脉冲烧毁RS触发器效应的影响

利用实验室自主开发的二维半导体器件-电路联合仿真器对RS触发器在核电磁脉冲注入下的烧毁情况进行研究,发现烧毁发生在RS触发器内n沟道增强型MOSFET栅极和漏极之间的沟道内。RS触发器烧毁的功率阈值随着脉冲宽度的增加而降低,当脉冲宽度大于80 ns后阈值变化很小。根据仿真结果,通过热传导方程对RS触发器的烧毁情况进行建模,得到了不同脉冲宽度核电磁脉冲注入下RS触发器烧毁功率阈值的理论模型,仿真结果证明了理论模型的正确性。     

采用组合时钟的异步时序‘电路分析和设计

本文根据电路中采用的触发器的不同敏感沿,提出采用组合时钟的异步时序电路的设计和分析方法.     

高性能电流型CMOS显性脉冲触发器设计

提出以电流信号表示逻辑值的电流型CMOS显性脉冲触发器的设计用于低功耗高性能混合集成电路设计中,以减少存储单元开关噪声对电路性能的影响.所提出的电流型CMOS显性脉冲触发器较以往文献中电流型CMOS主从触发器和电流型CMOS边沿触发器晶体管数量分别减少11个和4个,采用TSMC 0.18 μm COMS工艺参数的HSPICE模拟结果表明,所提出的电流型脉冲触发器具有正确的逻辑功能,平均延时分别减少了48.8%和57%,具有结构简单,功耗低和速度快的特性,同时该触发器可方便应用于单边沿和双边沿触发.