浅谈三人表决器实验电路的设计

采用中小规模集成电路门电路、译码器、数据选择器和加法器分别设计了4种三人表决器实验电路.如果数字系统简单,可以采用门电路;如果数字系统较复杂,则采用译码器、数据选择器和加法器较好.     

最佳通用逻辑门ULG.2 的应用研究

本文在作者以前研究的基础上,进一步研究最佳通用逻辑门ULG.2的应用,提出了用ULG.2组成的一些脉冲电路。     

无参考源电路的 E C L 电路设计

普通ECL门电路工作时均需要外加参考源,为提高门电路的稳定性,需要对参考源采取有效的温度和电源电压补偿措施,因而各种改进型的参考源电路相继提出.NTL电路及FECL电路即是其中的实例.本文提出一种利用ECL电路本身的输出经过分压后提供给参考管基极作为参考电压的新型ECL电路,并对其进行分析考察.     

Unconventional Geometric Quantum Gate in Circuit QED

We propose a scheme to implement an unconventional geometric phase gate in circuit QED, i.e. two superconducting charge qubits inside a superconducting transmission line resonator. The quantum operation depends only on global geometric features, and thus is insensitive to the state of the cavity mode.     

采集强干扰下微弱信号的APD电路系统研究

基于雪崩光电二极管反向偏压及其电容特性,利用时间同步原理,构建了一个用于回避强烈反射光信号,探测微弱回波信号的雪崩光电二极管探测系统.对雪崩光电二极管电容效应作出了分析,得出交流高压供电会使雪崩光电二极管产生干扰尖峰脉冲的结论.为了消除这个电容效应产生的尖峰干扰,提出了施加直流反向低压的方案,以达到减少雪崩光电二极管电容变化量的目的.通过实验数据验证了方法可行性.     

基于线计算的全加器设计

随着集成电路特征尺寸的不断缩小, 互连线在芯片内部占的比重越来越大, 但是互连线仅用于数据传输, 芯片计算能力仍然需要依靠晶体管开关实现. 如何在有限的硬件资源内进一步提高芯片的计算能力, 已经成为当前集成电路设计的核心问题. 本文通过研究金属互连线间电容耦合效应, 采用互连线串扰现象完成逻辑运算的思想, 提出一种基于线计算的全加器设计方案. 该方案首先建立线计算模型, 通过调整反相器阈值和不同干扰线与受扰线之间电容耦合强度匹配技术, 采用相同线计算电路结构实现不同功能的逻辑门电路; 然后, 在逻辑门的基础上实现基于线计算的全加器; 最后, 在TSMC 65nm CMOS工艺下仿真验证. 结果表明, 所设计的线计算电路具有正确逻辑功能, 与传统设计方法相比, 线计算逻辑门具有更低开销, 且线计算电路具有抗逆向工程能力.     

双稳动力学系统中耦合效应对逻辑随机共振现象的增强作用

研究了电路耦合作用对逻辑随机共振现象以及逻辑门器件稳定性的影响．相对于单个的逻辑门电路,耦合的逻辑门器件可以在更宽的噪声范围内都保持逻辑运算的准确性,即耦合作用可以增强逻辑随机共振现象．此外,这种增强效应随着耦合体系尺度的增大而增大,但是当体系尺度达到一定程度时,这种增强作用达到一个稳定值．最后还考察了耦合强度的影响,发现随着耦合强度的增加,逻辑门器件可以保持逻辑运算准确性所对应的噪声区间非单调地改变,表现出一种共振的行为.     

Construction of Controlled-NOT Gate with Thermal Ions

A scheme is proposed to construct the controlled-NOT gate in an ion-trap computer, based on the interaction of trapped-thermal ions with bi-chromatic laser fields. In this scheme, a specific laser pulse sequence for the implementation of this gate is given. Furthermore, it is pointed out that this laser pulse sequence is different from that of Ref. [3] [Phys. Rev. Lett. 82 (1999) 1971), which cannot result in a real controlled-NOT gate.     

Low-Voltage Depletion-Mode Indium-Tin-Oxide Thin-Film Transistors Gated by Ba0.4Sr0.6TiO3 Dielectric

We report on the fabrication and characterization of low-voltage indium-tin-oxide （ITO） thin-film transistors （TFTs） gated by a0.4Sr0.6TiO3 （BST） gate dielectric deposited at room temperature. The 400-nm-thick BST film shows a low leakage current density of 6 × 10^-8 A/cm^2 and a high specific capacitance of 83 nF/cm^2 （corresponding εr= 37）. The ITO TFTs gated by such BST dielectric operate in a depletion mode with an operation voltage of 5.0 V. The device exhibits a threshold voltage of -3.7 V, a subthreshold swing of 0.5 V/decade, a field effect mobility of 3.2cm^2/Vs and a current on/off ratio of 1.4× 10^4.     

对CMOS门电路的物理参数基于理想化的分析

以CMOS门电路元件产品为例，提出了如何从理想化出发，对元件产品的物理参数进行设定与正确解读．讨论表明该分析方法可以澄清一些以往对参数的误解，并能有助于指导该型元件产品的正确应用。