排序方式： 共有15条查询结果，搜索用时 15 毫秒
1.
字节全加器及其在无线电测控系统中的应用 总被引：1，自引：1，他引：0
对全加器概念进行了推广，并在此基础上给出了使用字节全加器网络的无线电抗干扰算法。通过在实际的无线电测控系统中的应用，结果表明该算法具有良好的无线电抗干扰效果。 相似文献
2.
本文报道用光不双稳开关构成多位数序列全加器的方法，并用非线性干涉滤光片双稳开关进行了原理性实验演示，完成了四位二进制数的全加运算。 相似文献
3.
随着集成电路特征尺寸的不断缩小, 互连线在芯片内部占的比重越来越大, 但是互连线仅用于数据传输, 芯片计算能力仍然需要依靠晶体管开关实现. 如何在有限的硬件资源内进一步提高芯片的计算能力, 已经成为当前集成电路设计的核心问题. 本文通过研究金属互连线间电容耦合效应, 采用互连线串扰现象完成逻辑运算的思想, 提出一种基于线计算的全加器设计方案. 该方案首先建立线计算模型, 通过调整反相器阈值和不同干扰线与受扰线之间电容耦合强度匹配技术, 采用相同线计算电路结构实现不同功能的逻辑门电路; 然后, 在逻辑门的基础上实现基于线计算的全加器; 最后, 在TSMC 65nm CMOS工艺下仿真验证. 结果表明, 所设计的线计算电路具有正确逻辑功能, 与传统设计方法相比, 线计算逻辑门具有更低开销, 且线计算电路具有抗逆向工程能力. 相似文献
4.
陈偕雄 《浙江大学学报(理学版)》1991,18(1):111-112
全加器是一种常用的运算部件,它在有关运算的数字系统中得到了广泛的应用.文献[1—3]指出了一位全加器具有对称性,它可以方便地实现各种对称函数.然而,迄今在逻辑电路设计中常常使用双一位全加器(简称双全加器).由于其集成度较低,因此往往需用较多的集成块构成电路.为了进一步降低电路的成本,本文考虑使用集成度较高的四位全加器. 相似文献
5.
通过对1个一位全加器3个输入端不同的组合，可以实现与门、或门、非门、同或门及异或门，因此全加器在数字逻辑电路中有着重要的作用．本文在介绍全加器的基础上提出了用查表法设计基于一位全加器实现任意三变量函数的组合电路和时序电路．在与传统的与非门／或非门的比较中，它显示了优势． 相似文献
6.
本文报道了利用布尔偏振编码逻辑代数(BPLA)理论来设计光学并行阵列逻辑门及液晶编码脉动进位加法器的详细过程,最后给出了加法器的实验结果。 相似文献
7.
一位全加器实验电路设计方法的研究 总被引：1，自引：1，他引：0
讨论了采用门电路、译码器、数据选择器和可编程逻辑陈列PLA,分别设计了4种一位全加器实验电路,并对各种设计方法进行了比较.这些方法对其他数字逻辑电路的设计具有指导作用. 相似文献
8.
合成了一种随p H值变化具有5种互变分子结构的新型荧光素衍生物QHF+.通过紫外-可见吸收光谱研究了不同p H值下QHF+发生转化产生的5种结构的特征谱图,并以此为基础设计了二进制逻辑电路.在乙醇/水(体积比为1∶1)混合溶剂体系中,采用等摩尔的H+或OH-作为化学输入信号,选取424和490nm波长下的特定吸光度或透射率作为标准阈值,通过比较紫外-可见吸收光谱的变化,平行实现了多个逻辑门(XOR和INH或AND和XOR)的运算,模拟了二进制全减器和全加器的运行. 相似文献
9.
光学并行阵列逻辑门系统整体结构以及液晶编码脉动进位加法器的优化设计及其实现 总被引：1，自引：0，他引：1
本文报道了利用布尔偏振编码逻辑代数（ＢＰＬＡ）理论来设计光学并行阵列逻辑门及液晶编码脉动进位加法器的详细过程，最后给出了加法器的实验结果。 相似文献
10.
应用CMOS电路开关级设计技术对超前进位全加器进行了设计，并用PSPICE模拟进行了功能验证．与传统门级设计电路相比，本文设计的超前进位电路使用了较少的MOS管，并能保持原有的传输延迟． 相似文献