基于DDS技术的FM信号发生器的设计及其FPGA实现

以FPGA为主要硬件,采用直接数字频率合成技术结合嵌入式锁相环,开发出了一种具有数字调制功能的FM信号发生器,并在自行研制的ALTERA Cyclone实验板上得到实现.经调试,该信号发生器的频率分辨率为0.596 HZ,最高输出载波频率达到10 MHz,同时具有输出相位连续,抗干扰能力强等优点.     

基于IEEE802.15.3c的OFDM超宽带系统时频同步算法

针对IEEE802.15.3c标准规定的60 GHz OFDM超宽带系统,通过算法改进与仿真,给出基于前导序列及导频的完整时频同步算法方案.提出基于格雷互补序列的抗多径分离滑动相关检测方法（SSCD）,并对多个相关峰位置取平均以增加定时抗噪能力.提出相位均衡结合整数倍样值偏差预修正的采样频率同步方法（PE-ISDPC）,利用循环前缀的容忍性吸收整数倍样值偏差以降低实现复杂度.仿真结果表明,系统具有良好的时频同步性能,且整体方案具有较低的复杂度.      

一种基于MIMO-OFDM技术四发射天线多接收系统的设计

MIMO-OFDM技术不仅能够实现很高的传输速率而且通过分集实现很好的可靠性.设计了基于MIMO-OFDM技术四发多收天线的系统,针对随着收发天线数量增多接收机编码和译码算法复杂度随之提高的问题,选择适合多天线技术且具有低复杂度的正交空时分组码技术,接收端采用最大似然译码,调制采用多进制相移键控。通过仿真验证了该方案设计正确,证明了系统具有良好的差错性能和较高的频谱利用率。     

基于Zigbee的人体心电信号无线监测系统的设计

提出了一种基于Zigbee技术的人体心电信号无线监测系统设计方案;采用Zigbee技术和STM32W108 ARM芯片设计了系统采集节点和汇聚节点的硬件电路,采用C语言编写了其软件,实现人体心电信号的采集和无线传输;利用Labview软件设计人体心电监测界面,实现了利用PC机对采集到的心电信号进行实时监测;实验表明,该监测系统通信质量良好,能够实现心电信号的采集、波形显示,以及心率值和心电频谱的分析,在家庭医疗领域具有较高的应用价值。     

含非线性失真的OFDM系统压缩感知信道估计

针对5G高频段大带宽通信引入的器件非线性因素,利用信道与非线性噪声的双重稀疏性,提出一种含有非线性失真影响的OFDM系统压缩感知信道估计方法.在发射机中提出分组导频结合级联限幅方案,以保护第1组导频不受非线性失真影响;在接收机中基于第1组导频进行压缩感知信道估计,再将信道响应作为先验信息,利用第2组导频进行压缩感知非线性失真估计.仿真表明,该方法具有良好的性能,且无需迭代运算及先验信息.     

基带跳频多频带OFDM超宽带系统频率同步算法

针对标准多频带正交频分复用超宽带系统,提出基于基带跳频的多频带实现方案,避免使用复杂的频率合成器,简化了硬件复杂度.研究分析基带跳频机制下频率偏差对系统的影响,进而提出基于前导训练序列的载波频率同步算法及基于频域相位均衡结合时域预修正的采样频率同步算法.仿真表明,基带跳频机制下所提出的频率同步算法性能良好,且具有较低的复杂度.     

基于压缩感知的非线性 OFDM 系统迭代信道估计算法

针对因非线性失真引起的正交频分复用（orthogonal frequency division multiplexing,OFDM）系统信道估计性能下降的问题,提出了一种基于压缩感知的非线性OFDM系统迭代信道估计算法。在算法实现过程中,利用信道与非线性噪声的双重稀疏性,将导频信息作为观测矩阵进行压缩感知信道估计,再将所得信道信息看作观测矩阵进行压缩感知非线性失真估计,进而对信号进行非线性补偿,并逐步循环迭代至算法收敛。仿真表明,在稀疏信道下,该算法在较少的迭代次数下即可有效减小非线性失真对信道估计的影响,且比现有方法性能更优,仿真证明了该方法在性能上的优越性。     

一种低复杂度数字互相关器的设计及其FPGA实现

为探求信号处理中普遍存在的未知信息与已知信息相似性,设计了一种数字互相关器并用现场可编程门阵列(FPGA)构建.采用加法器级联RAM实现乘积的随加随存,多时钟控制时序,低速时钟复位高速计数器以及设定时钟占空比等.该方法节约乘法器,仿真结果表明16点复数的互相关运算仅用178个LE(Logic El-ements)和662个MB(Memory Bits),节省了硬件资源,降低了复杂度.     

2-2 MASH结构改进及其FPGA实现

针对多级噪声整形(Multi-stage Noise Shaping, MASH)结构的量化噪声问题,提出一种在传统MASH结构基础上改进的4阶两级MASH结构.首先分析传统MASH结构的原理,指出在输入信号延时处理上的不足,进而给出改进的MASH结构及理论分析.利用Altera公司的Stratix Ⅳ系列FPGA采用自顶向下的方法构建二阶单环调制器模拟部分、噪声抵消单元数字部分和数据处理部分等主要模块实现本文的MASH结构.仿真表明,改进的MASH结构较传统结构减少67%的延时,噪声整形性能比改进前提升9.7%,进一步降低量化噪声的影响.