排序方式: 共有46条查询结果,搜索用时 31 毫秒
1.
高功率转换开关是限制大功率高压脉冲调制器重复运行频率的关键因素。为避免高功率转换开关的使用,开展了基于感应叠加原理的高压充电电源初步研究。建立了构成感应叠加充电电源基本单元的脉冲变压器调制电路的数学模型,确立了变压器磁芯截面的设计原则,以IGBT作为调制器的转换开关,开展了2级感应叠加充电电源的初步实验研究。实验表明与单元脉冲变压器输出电压相比,升压系数接近2,波形没有发生畸变。 相似文献
2.
LDO降压转换器的稳定性分析 总被引:7,自引:4,他引:3
通过对LDO降压转换器的原理分析,并借助频域的傅里叶分析方法,对其稳定性和频率响应进行了深入的理论研究,得到了提高系统稳定性的补偿方法。频率响应和瞬态响应的仿真结果表明,这种方法显著改善了LDO降压转换器的频率响应,并极大地提高了其稳定性。 相似文献
3.
为了驱动低能重复频率高阻抗X光管,采用低感陶瓷电容构建了一套电长度约33.5 ns、阻抗约8 的Blumlein型脉冲形成网络(BPFN),在匹配负载条件下研究了采用GaAs光导开关(PCSS)作为脉冲输出开关时PCSS工作场强、激光触发能量与能量转换效率的关系。实验表明:PCSS截止场强为3.21~4.94 kV/cm,在工作场强高于20 kV/cm时,截止场强引起的能量损失对能量转换效率的影响不大;PCSS较高的导通电阻是影响PFN能量转换效率的主要因素,随着工作场强、激光触发能量的上升,能量转换效率呈指数上升趋势。 相似文献
4.
5.
为了提高装置容许的运行电压以提高辐射剂量产额,开展了放电过程中影响脉冲形成网络过电压幅值因素的研究。在引入开关导通不同步性和导通电阻条件下,建立了适用于任意电阻性负载的级联Blumlein型脉冲形成网络电压波过程理论模型,基于波过程模型进一步分析了影响脉冲形成网络过电压幅值的因素。研究表明开关不同步是产生过电压的主要因素,过电压峰值出现在开关闭合后的3倍形成网络电长度时刻。随着网络级联级数的增加,二极管阻抗与源阻抗匹配情况下最大过电压可达到-2倍充电电压,而二极管阻抗下降使得过电压幅值得以加强,阻抗过早崩溃可使过电压幅值接近充电电压的-3倍。 相似文献
6.
为了对电容重复频率且高能量转换效率地充电,开展了全桥串联谐振充电电源的理论设计。通过数值解析的方法获得谐振电感、电容、功率器件耐压与通流、电源功率、脉冲变压器伏秒数等参数,通过数值模拟的方法获得脉冲变压器励磁电感参数,以基于Pspice的全电路仿真验证设计参数的合理性。仿真结果表明为了实现对110 nF电容1 kHz重频充电,在初级电压为1.2 kV和谐振参数为33 kHz时,谐振电感、电容应分别为625 nH,37μF,脉冲变压器伏秒数、励磁电感至少分别应为45 mVs、1 mH,功率器件峰值电流约300 A。 相似文献
7.
采用Marx发生器结合水介质同轴线设计了高压脉冲功率源,在X射线二极管负载上可产生数 MV高压输出。通过电压波过程分析,给出了在负载上获得最大电压输出条件下的形成线、传输线的阻抗设计原则。通过集中参数电路模型分析,给出了一定预脉冲幅值下形成线、传输线电长度及中储设计原则。结合水介质正极性耐压Martin经验公式进行绝缘设计,二极管采用径向均压绝缘堆结构,给出了整个装置初步方案设计。基于Pspice的全系统电路模拟表明:当中储运行电压为2.6 MV时,对3 形成线充电电压为3.3 MV,并最终在40 负载上获得4 MV电压输出,且充电过程中负载脉冲幅值约为形成线充电电压的1.2%,在现有条件下,该平台设计指标能够满足实验预期。 相似文献
8.
为了探索杆箍缩二极管(RPD)在冲击加载下物质低密度区成像应用中的可行性,开展了低电压(≤500 kV)运行条件下RPD箍缩物理特性模拟研究。基于Particle-in-cell(PIC)模拟方法,从二极管加载电压幅值、阴极盘厚度、阴阳电极孔径比等方面开展了二极管模拟,从电子箍缩效率、质子流、电子利用率、电场和磁场分布等角度对箍缩物理过程进行了分析。模拟表明:低电压运行条件下普通结构二极管电流较低,不能为电子提供足够的磁场力从而导致较低的电子箍缩效率;采用组合杆结构,并优化阳极杆到轫致辐射靶区的过渡区设计,是在低电压条件下实现小焦斑、高剂量辐射光源的值得探索的技术途径。 相似文献
9.
采用Marx发生器结合水介质同轴线设计了高压脉冲功率源,在X射线二极管负载上可产生数MV高压输出。通过电压波过程分析,给出了在负载上获得最大电压输出条件下的形成线、传输线的阻抗设计原则。通过集中参数电路模型分析,给出了一定预脉冲幅值下形成线、传输线电长度及中储设计原则。结合水介质正极性耐压Martin经验公式进行绝缘设计,二极管采用径向均压绝缘堆结构,给出了整个装置初步方案设计。基于Pspice的全系统电路模拟表明:当中储运行电压为2.6MV时,对3Ω形成线充电电压为3.3MV,并最终在40Ω负载上获得4MV电压输出,且充电过程中负载脉冲幅值约为形成线充电电压的1.2%,在现有条件下,该平台设计指标能够满足实验预期。 相似文献
10.
基于标准n阱0.6μm CMOS工艺条件,设计了一种用于高阶∑ΔADC的基准源结构。该电路在传统带隙基准电路的基础上,采用三个纵向晶体管串联的形式减小运放输入失调电压对基准电压的影响同时采用高增益运放来降低基准电流的失配。另外设计了启动电路以确保基准电路能正常工作。仿真结果表明此电路电源抑制比为73 dB,温度系数为9.6×10-6/℃。经过对系统的分析与验证,该电路完全满足高阶∑ΔADC对其性能的要求。 相似文献