一种具有电压折返限流保护的低功耗LDO设计

为了实现LDO的恒定限流、低功率消耗以及高驱动能力,本文提出了一种分段电压折返式限流保护的微功耗LDO。通过限流阈值动态调整,不仅最大限度的增强了LDO驱动能力,而且使限流电路的静态电流仅为300nA。微功耗的高阻抗变换电路拉开了环路的主极点与功率管栅极极点,加上零极点抵消技术综合保证了系统的稳定性。该LDO采用BiCMOS工艺完成流片。测试结果表明,LDO的短路保护电流为190mA,高输入输出压差时的恒定限流440mA,低输入输出压差时的最大驱动电流可达800mA。LDO的静态电流仅为7μA。满量程负载调整率约为0.56％,线性调整率约为0.012％/V,120Hz下的PSRR为58dB,在250mA的负载电流条件下,漏失电压仅为70mV。     

Design and implementation of adaptive slope compensation in current mode DC-DC converter

To improve the compensation for the inherent instability in a current mode converter,the adaptive slope compensation,giving attention to the problems of the traditional compensation on compensation accuracy,loading capability and turning jitter,is presented.Based on the analysis of current loop,by detecting the input and output voltage, converting the adaptive slope compensation current,the compensation of the current loop is optimized successfully.It can not only improve the compensation accuracy but al...     

基于同步自适应匹配的模拟前端暗电流补偿方法研究

为抑制像素阵列在曝光阶段的暗电流对图像传感器动态范围和输出图像质量的影响,基于同步自适应的暗电流跟踪机制,提出一种电路与系统级暗电流积分补偿方法。通过采样输出有效光电信号,在无源处理阶段同步进行暗电流消除。该方法不仅可以补偿不同区域暗电流对有效光电信号的影响,而且可解决传统暗电流消除方法对读出电路动态范围会造成衰减的问题。基于该方法,在55 nm CMOS工艺下设计了一种752×512阵列规模的CMOS图像传感器,实现了完整的电路设计、版图设计与后端物理验证。结果显示,采用集成暗电流补偿技术的采样放大电路对暗电流最小补偿精度可以达到12 bit,补偿范围最大可以达到500 mV,单列功耗仅有15.84 μW,同时可实现1~4倍的增益,最小增益步进6.25%。实现了从模拟前端根除暗电流对CMOS图像传感器图像质量和动态范围的影响,为高端、高性能的CMOS图像传感器设计提供了一定的理论支撑。     

电流模式DC-DC自适应斜坡补偿的设计与实现

为了改进电流模式DC-DC固有不稳定性的补偿方法,本文提出了一种可以兼顾稳定性、带载能力、转换点抖动的自适应斜坡补偿方法。基于对电流环路的分析,通过检测输出电压与输入电压,转化为自适应的斜坡补偿电流,优化了电流环路的补偿方法。该方法提高了补偿的精确性,消除了过补偿以及传统斜坡补偿的带载能力与抖动问题。设计电路在一款基于0.35 m CMOS工艺的电源芯片中进行了验证,测试结果表明,电源电压为5V、占空比从10%~100%的调节过程中,电流限制阈值恒定,系统启动与工作状态稳定。     

应用于CMOS图像传感器的高速列级ADC设计

针对CMOS图像传感器的高速化设计提出了一种列级ADC电路,其采用单斜式ADC与TDC结合的方式,通过时钟信号约束比较器输出,在量化的最后一个时钟周期内产生与电压对应的时间差值.利用TDC将该差值转换为相应的数字码并与单斜式ADC的量化结果做差,实现高精度转换的同时显著提高了 ADC的量化速度.基于0.18 μm CM...     

应用于BUCK-BOOST的低功耗高精度欠压锁定设计研究

传统的欠压锁定电路离不开外部电路提供的基准电压和偏置电流,同时当进入欠压锁定状态时,基准电路无法关断,不利于芯片的低功耗设计.针对传统电路的缺点,设计了一种不需要外部基准电压和偏置电流,并且电路结构简单、响应速度快、温度漂移低、阈值随PVT变化较小、功耗较低的欠压锁定电路.基于0.18 μm BCD工艺对提出的电路进行...     

Short locking time and low jitter phase-locked loop based on slope charge pump control

A novel structure of a phase-locked loop(PLL) characterized by a short locking time and low jitter is presented,which is realized by generating a linear slope charge pump current dependent on monitoring the output of the phase frequency detector(PFD) to implement adaptive bandwidth control.This improved PLL is created by utilizing a fast start-up circuit and a slope current control on a conventional charge pump PLL.First,the fast start-up circuit is enabled to achieve fast pre-charging to the loop filter...     

宽电源范围的高精度振荡器设计技术研究

为解决CMOS振荡器频率稳定性差的问题,提出一种基于阈值电压的高精度宽电源范围振荡器电路结构。利用与电源无关的恒流源和MOS管开通关断对电容进行充放电,产生占空比50%的时钟信号,设计熔丝电阻控制可修调电流镜电路实现工艺修调。基于0.25μm BCD工艺,对提出的方法进行了具体电路设计与物理实现验证,结果表明：在电源电压3 V典型情况下,时钟信号中心频率为36.5 kHz,工艺修调范围为54.14%～219.18%,修调精度为-0.82%～+2.53%。电源电压2～4 V变化范围内,频率变化系数为0.97%/V;电源电压1.8～5.8 V变化范围内,频率变化系数为2.47%/V;电源电压在1.8～12 V范围内,频率变化系数为1%/V,具有较宽的电源适应特性。     

一种用于ADC采样的高精度时钟占空比校正方法

本文提出一种高精度时钟信号占空比校正方法,采用环路负反馈的理论产生延时控制电压,并通过延时可控的占空比调整电路来产生高精度占空比的时钟信号。基于0.18μm工艺对所提出的校正方法进行了具体电路设计和PVT全面仿真验证,输入频率在100MHz占空比变化范围6%~97%时,该方法都可以动态精确的输出频率为100MHz占空比为50%的信号,最大误差小于0.28%,功耗仅为4.8mW,为高精度ADC采样和转换提供了高效的解决方案。     

一种应用于SOC电源的内嵌式软启动电路设计

针对SOC系统对电源的上电及稳定性的特殊要求,本文提出了一种全新的片内软启动电路。采用7位DAC控制精密电流源下拉内部基准电压, 实现软启动无缝切换。不仅有效抑制了启动过冲及带载能力问题,提高了输出精度。同时减少了芯片引脚数目以节省PCB板面积。设计电路在一款基于0.35 μm CMOS工艺的电源芯片中进行了验证,测试结果表明,在工作频率为400 kHz,DC-DC输出电压为2.5V,LDO输出电压为1.8V的条件下,系统在使能250μs后成功实现了软启动,并且启动完成后的稳定性也非常好。