基于模块划分方法的MPEG-2解码芯片可测性设计

以MPEG-2解码芯片为研究对象,采用基于模块划分方法进行可测性设计,包括边界扫描(JTAG)和内建自测试(BIST).根据MPEG-2系统结构的特点,把模块划分为存储器类型、信号不相关类型和信号相关类型.针对模块特性,设计不同的测试向量生成器,3种类型模块之间并行测试.测试结果表明,与未加入可测试设计的系统比较,固定故障覆盖率由81%提升到95.1%,而硬件开销仅为3%.     

32位MIPS处理器可测性设计与实现

设计了一个32位MIPS处理器.为实现负载均衡和提高系统利用率,采用自定义的5级流水线结构,并采用数据旁路机制和基于历史的分支预测机制来解决流水线冲突.同时,为保证芯片设计的可靠性和可测性,采用流水线分级验证的可测性设计方法,在设计中提取流水阶段的关键信号作为输出.为减小芯片面积和管脚数目,设计了多模式的工作机制,实现了芯片管脚复用.后仿结果表明,基于0.18 μm CMOS工艺,处理器可工作于60 MHz频率.芯片核心面积为1.15 mm×2.25 mm,等效门为13.5万,功耗为2.8 mw/MHz.测试结果表明,芯片可在多工作模式之间正常切换,功能完整.