排序方式: 共有11条查询结果,搜索用时 15 毫秒
1.
本文设计了一种基于BiCMOS技术的分频器,结合了双极(Bipolar)和CMOS技术的优点。作为分频器的基本单元,锁存器的工作速度直接影响了分频器的性能。通过分离跟踪差分对与交叉耦合对,并减小后者的偏置电流可以提高锁存器的工作速度。同时,合并两个锁存器的跟踪差分对可以减小分频器的功耗。采用0.8μm BiCMOS模型在Cadence SPECTRE中仿真,可以得到这种新型高速低功耗分频器的工作频率上限可以达到2.4GHz,功耗为-1.61dBm。 相似文献
2.
3.
互连线时延是集成电路设计中非常重要的影响因素。本文根据Elmore延迟模型推导出多端互连线的延迟估算公式,得出了在满足设计规则的前提下,多端互连线网络应尽量遵守的布线规则,即互连线之间不要有重叠,且从源点到每个终点都要走最短的曼哈顿路径。这种布线规则可以在不增加芯片面积的基础上使互连线时延减少,这对指导高速IC芯片的版图设计有重要的理论和实践指导意义。 相似文献
4.
设计了一种采用BiFET结构的低噪声放大器(LNA),这种结构通过BiCMOS工艺使低噪声放大电路集合了双极型晶体管的低噪声特性和CMOS晶体管的高线性度。应用优化的BiFET Cascode共源共栅结构能够明显地提高低噪声放大器的性能,并且能应用于两个不同频率。本文设计的低噪声放大器在低偏置电流(1.7mA)和低功耗(5.7mW)的情况下能取得1.69dB的噪声系数、15.96dB的电压增益、一8.5dBm的IIP3和-67dB的反向隔离。设计的BiFET低噪声放大器是采用了AMS0.8μm的BiCMOS混合信号工艺,经过优化可以用于工业、室内的远程无线控制系统包括无线门禁系统。 相似文献
5.
介绍了超高频接收系统射频前端电路的芯片设计。从噪声匹配、线性度、阻抗匹配以及增益等方面详细讨论了集成低噪声放大器和下变频混频器的设计。电路采用硅基0.8μm B iCM O S工艺实现,经过测试,射频前端的增益约为18 dB,双边带噪声系数2.5 dB,IIP 3为+5 dBm,5 V工作电压下的消耗电流仅为3.4 mA。 相似文献
6.
7.
8.
集成电荷泵锁相环的接收芯片工作在ISM频段:290-470MHz,采用AMS0.8μm BiCMOS工艺,npn管的特征频率为12GHz,横向pnp的特征频率为650MHz。锁相环中鉴频鉴相器和电荷泵的设计方案基本消除了死区。压控振荡器采用LC负阻结构,中心振荡频率为433MHz,调谐范围为290-520MHz,频偏为100kHz时的相位噪声约为-98dBC/Hz.分频器采用堆叠式结构以降低功耗,PLL在5V的工作电压下功耗仅为1.4mA。 相似文献
9.
含非理想约束多柔体系统递推建模方法 总被引:1,自引:1,他引:0
基于多体系统中邻接物体运动学递推关系,可以证明树状多体系统中末端物体的作用体现为传递给其内接物体的惯性和外力. 由于闭环系统切断铰约束反力和非理想约束反力可看作为系统外力,任何复杂系统都可以转化为等效的树系统,并且系统约束方程中所涉及的广义加速度可以系统化地用描述约束反力的拉氏乘子替换. 基于以上结果,提出了针对含非理想约束多柔体系统递推建模方法. 利用该方法可以将复杂多体系统动态减缩为单个物体,从而在求解系统加速度时不需对整个系统的质量矩阵进行求逆运算,同时大幅度地降低了非理想约束反力方程的维数. 通过一个算例具体说明了所提方法的求解过程,算例结果与现有商业软件所得结果一致. 相似文献
10.
普通物理演示实验具有仪器结构简单、明瞭,物理概念清晰、透彻,物理现象突出、显著、有趣,操作简便等优点。它有助于学生对理论知识的正确理解,加深记忆,有助于启发学生的思维,培养学生分析问题和解决问题的能力。为了把学生培养成为合格的中学物理教师,加强实验动手能力的培养和训练是非常必要的,而做好演示实验更是做一名优秀教师的基本功。为此,我们除了在普通物理课堂教学中充分地使用演示实验外,还自1987年开始,将演示实验室对学生们开放,并于1988年下半年正式对物理(师范)专业的 相似文献