基于SRAM的通用存算一体架构平台在物联网中的应用

最近,存算一体(IMC)架构引起了广泛关注,并被认为有望成为突破冯诺依曼瓶颈的新型计算机架构,特别是在数据密集型(data-intensive)计算中能够带来显著的性能和功耗优势.其中,基于SRAM的IMC架构方案也被大量研究与应用.该文在一款基于SRAM的通用存算一体架构平台——DM-IMCA的基础上,探索IMC架构在物联网领域中的应用价值.具体来说,该文选取了物联网中包括信息安全、二值神经网络和图像处理在内的多个轻量级数据密集型应用,对算法进行分析或拆分,并将关键算法映射到DM-IMCA中的SRAM中,以达到加速应用计算的目的.实验结果显示,与基于传统冯诺依曼架构的基准系统相比,利用DM-IMCA来实现物联网中的轻量级计算密集型应用,可获得高达24倍的计算加速比.     

基于SRAM的通用存算一体架构平台在物联网中的应用

最近,存算一体(IMC)架构引起了广泛关注,并被认为有望成为突破冯诺依曼瓶颈的新型计算机架构,特别是在数据密集型(data-intensive)计算中能够带来显著的性能和功耗优势.其中,基于SRAM的IMC架构方案也被大量研究与应用.该文在一款基于SRAM的通用存算一体架构平台——DM-IMCA的基础上,探索IMC架构...     

65nm下低功耗稳定性高的寄存器堆的设计

本文详细分析了低功耗稳定性高的32x32, 4读2写的寄存器堆,提出了采用MUX和锁存器的输出结构。该输出结构没有任何动态或模拟电路,提高了鲁棒性的同时降低了功耗。简化的时序不仅降低了功耗,而且增强了鲁棒性。连续读“0”或“1”的时候,这种结构能够消耗更小的功耗。该寄存器堆已在65nm下流片,芯片测试结果显示,它1.2V电源电压下,工作频率为0.8GHZ,消耗功耗7.2mW。     

一种适合于SOC系统的JTAG扩展化可测性设计

随着集成电路系统复杂性的提高及基于 IP核的 SOC系统的出现 ,电路测试的难度不断增大 ,对电路可测性设计提出了更高的要求。文中在研究了现有各种可测性设计方法优劣后提出了扩展化的 JTAG可测性设计电路 ,它在稍增加电路复杂度的情况下融合各测试方法 ,并提出了利用这种测试电路的 IC系统测试方案。它克服了测试基于 IP核的 SOC系统的一些难点。