首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   11篇
  免费   0篇
  国内免费   7篇
无线电   18篇
  2008年   1篇
  2007年   1篇
  2006年   5篇
  2005年   3篇
  2004年   4篇
  2003年   3篇
  2002年   1篇
排序方式: 共有18条查询结果,搜索用时 593 毫秒
1.
标准数字CMOS工艺中LC谐振回路的改进和应用   总被引:3,自引:1,他引:2  
苏彦锋  王涛  朱臻  洪志良 《半导体学报》2003,24(12):1330-1334
提出了一种在标准数字CMOS工艺条件下,提高片上螺旋电感性能的实用方法,以及在缺少双层多晶硅电容的情况下,可以大大节约芯片面积的一种电容实现方法.介绍了这两种方法在电路设计中的一种应用,即利用0 .35 μm1P4 M标准数字CMOS工艺实现的、单片集成的L C压控振荡器.  相似文献   
2.
1.9 GHz CMOS低噪声放大器的结构分析与设计   总被引:1,自引:0,他引:1  
对低噪声放大器(LNA)的结构及性能进行了详细的分析。采用SMIC 0.18μm射频CMOS工艺,设计了用于GSM1900无线接收机系统的两种不同结构的差动式LNA(电流复用式PMOS-NMOS LNA)和典型的NMOS LNA。利用Cadence-SpectreRFTM,对这两种结构的LNA进行了电路级仿真和对比分析。结果表明,在功耗相近时,PMOS-NMOS LNA能够提供比较大的电压增益,其噪声特性与NMOS LNA相近;NMOS LNA在线性度以及芯片面积上有更多的优势。  相似文献   
3.
王涛  苏彦锋  迮德东  洪志良 《半导体学报》2004,25(11):1479-1485
在Razavi模型和Weigandt模型的基础上,提出了一种改进的差分环型振荡器相位噪声模型.新模型考虑了环振非线性对相位噪声的影响,从新的角度讨论了相位噪声的三种发生机制和影响,讨论了闪烁噪声的优化方法,得到了新的相位噪声模型,并依此着重分析了对管尺寸和环振级数对相位噪声的影响.最后,分析了低噪声设计的一些原则.采用CSM0.35μm工艺进行了流片验证,模型与测试结果能够很好地吻合  相似文献   
4.
在Razavi模型和Weigandt模型的基础上,提出了一种改进的差分环型振荡器相位噪声模型.新模型考虑了环振非线性对相位噪声的影响,从新的角度讨论了相位噪声的三种发生机制和影响,讨论了闪烁噪声的优化方法,得到了新的相位噪声模型,并依此着重分析了对管尺寸和环振级数对相位噪声的影响.最后,分析了低噪声设计的一些原则.采用CSM 0.35μm工艺进行了流片验证,模型与测试结果能够很好地吻合.  相似文献   
5.
介绍了一种用于频率综合器的2.4GHz CMOS注入锁频倍频器的设计和实现.从理论上重点分析了模拟倍频器的锁频范围和相位噪声特性.当电源电压为3.3V,输入信号为400mV时,电路输出幅度为1.04V,功耗为4.95mW,未经电容阵列补偿时倍频器的锁频范围达到113.7MHz.电路应用在单片集成的蓝牙发接器中,通过频率测试验证了电路功能的正确性.  相似文献   
6.
介绍了一种用于频率综合器的2.4GHz CMOS注入锁频倍频器的设计和实现.从理论上重点分析了模拟倍频器的锁频范围和相位噪声特性.当电源电压为3.3V,输入信号为400mV时,电路输出幅度为1.04V,功耗为4.95mW,未经电容阵列补偿时倍频器的锁频范围达到113.7MHz.电路应用在单片集成的蓝牙发接器中,通过频率测试验证了电路功能的正确性.  相似文献   
7.
一种用于蓝牙系统的延迟锁相正交信号发生器   总被引:1,自引:0,他引:1  
提出了一种延迟锁相结构的正交信号发生器 ,用于蓝牙的射频信号收发电路。介绍的延迟锁相环路结构使电路性能具有良好的工艺变化不相关性 ,在很宽的频带范围内均可获得高性能的正交信号。电路采用单层多晶硅、四层金属、0 .3 5 μm CMOS数字工艺实现 ,仿真结果表明 :电路稳定工作在 2 .45 GHz频率下 ,在 1 40 MHz的输入信号频率变化范围内 ,输出的正交信号相位偏差低于 1°,幅度偏差小于 5 %。电路主要由有源器件构成 ,面积小  相似文献   
8.
1.9 GHz高线性度上混频器设计   总被引:2,自引:0,他引:2  
介绍了采用0.35μm CMOS工艺实现的单边带上变频混频电路。该混频电路可用于低中频直接混频的PCS1900(1 850~1 910 MHz)发射器系统中。电路采用了multi-tanh线性化技术,可以得到较高的线性度。在单电源+3.3 V下,上混频器电流约为6 mA。从上混频电路输出级测得IIP3约8 dBm,IP1dB压缩点约为0 dBm。  相似文献   
9.
介绍了一种0.18μm CMOS工艺基于GSM1900(PCS1900)标准低中频接收机中的混频器.该混频器采用了一种新型的折叠式吉尔伯特单元结构.在3.3V电源电压、中频频率为100kHz的情况下,该混频器达到了6dB的转换增益,18.5dB的噪声系数(1MHz中频)和11.5dBm IIP3的高线性度,同时仅消耗7mA电流.  相似文献   
10.
设计实现了一种基于SMIC 0.18μm CMOS混合信号工艺的4阶有源RC低通滤波器(LPF)。该LPF同时满足GSM和WCDMA的带宽性能,并且在两种模式下有元件最大的共享度。由于GSM和WCDMA的带宽存在很大的差异,给滤波器的设计带来了很多问题,例如噪声与线性度,功耗和面积等之间的平衡。该滤波器具有高线性度的特点。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号