一种基于SiGe工艺的高速宽带D/A转换器

介绍了一款基于0.13 μm SiGe BiCMOS工艺设计的12位4.5 GSPS D/A转换器。首先给出了低延迟高速率DAC设计对制造工艺器件参数的约束评估,设计采用了低延迟架构和CML逻辑。一种创新的输出模式架构突破了大多数DAC输出频谱sin(x)/x包络的极限,有效扩展了DAC的线性度。同时,该架构减小了关节节点的寄生电容和电感,扩展DAC可用模拟输出带宽至5.9 GHz,该DAC芯片流片测试结果显示其转换速率达到了4.5 GHz,延迟时间少于3.5个时钟周期,转换器在时钟频率4.5 GHz,输出模拟信号频率4.455 GHz时,SFDR达到57 dBc。     

一种带高阶补偿的低温漂基准电压源

在0.18 μm标准CMOS工艺下,设计了一种低温漂基准电压源。该基准电压源由启动电路、带隙基准核电路、偏置电路、高阶补偿电路四部分构成。通过在低温段进行2阶补偿、在高温段进行高阶补偿,使得基准电压源输出在设计标准下趋于稳定。仿真结果表明,当电源电压为1.8 V、温度范围为-25 ℃~125 ℃时,该基准电压源的温度系数为3.12 ×10–6/℃。     

一款基于0.18μm CMOS工艺的16位2GHz带数字校正技术的数-模转换器

本文呈现了一款基于0.18?m CMOS工艺的采样率为2GSPS的16位数模转换器。此DAC采用数字域分时复用的系统架构,利用双通道LVDS接口接收数据,采用模拟DLL技术来满足LVDS数据初始相位与数据采样时钟相位关系的时序要求,设计FIFO吸收“数据时钟”和“DAC系统时钟”的相位误差,采用延迟控制器调节高速数字域时钟和模拟域时钟之间的相位关系,从而获得2GHz的采样率。同时,针对高位电流源失配设计后台数字校正。芯片测试结果显示,该DAC在模拟输出36MHz基波时的宽带SFDR达到74.02dBc,采用数字校正技术后D/A转换器的DNL小于±3.0LSB,INL小于±4.3LSB。