国内集成电路IP核标准进展与展望

集成电路是信息产业的基础,21世纪信息产业的飞速发展,使集成电路呈现出快速发展的态势,而以软硬件协同设计、IP核复用和超深亚微米为技术支撑的SoC已成为当今超大规模集成电路的发展方向,是集成电路的主流技术。SoC设计面临诸多挑战,其中IP核的复用最为关键。     

32×32位三端口寄存器堆的加固设计

为了克服集成电路在辐射环境下所受的影响,在SMIC0．18μm工艺下,设计一款应用于LEON3处理器核中的加固的32X32位三端口寄存器堆．存储单元内部采用改进的双向互锁存储单元（DICE）N,外围组合电路采用C-element结构．电路模拟结果表明,室温条件下,工作电压为1．8V,寄存器堆工作在200MHz时,能够实现两读一写的功能,并能同时消除单粒子翻转（SEu）和单粒子瞬态（sET）效应．与汉明码加固方式相比,该方法具有较高的抗辐射能力和较快的速度．     

深亚微米ESD保护器件GGNMOS性能分析与设计

本文采用MEDICI作为集成电路ESD保护常用器件—栅极接地NMOS管(GGNMOS)ESD性能分析的仿真工具,综合分析了各种对GGNMOS的ESD性能有影响的因素,如衬底掺杂、栅长、接触孔距离等,为深亚微米下ESD保护器件GGNMOS的设计提供了依据。通过分析发现衬底接触孔到栅极距离对GGNMOS器件ESD性能也有一定影响,此前,对这一因素的讨论较少。最后,根据分析结果,给出了一个符合ESD性能要求的器件设计。     

VSIA IP标准简介

VSIA（Virtual Socket Interface Alliance）成立于1996年9月．是最早出现的国际性IP标准组织．成员包括系统设计公司、半导体供应商、EDA公司、IP提供商等。其目的是为系统芯片工业建立统一的技术规范和标准,这些规范和标准可以作到使不同来源的IP进行集成并相匹配。2004年以前VSIA是以工作组的形式开展工作，陆续成立了模拟／混合信号、功能验证、依靠硬件的软件、实现／验证、IP保护、与制造相关的测试、片上总线、系统级设计、虚拟组件质量、基于平台的设计和虚拟组件转让，等共11个开发工作组，     

基于VHDL故障注入的处理器敏感性分析

针对航天应用的处理器敏感性评估需求,采用仿真命令技术开发了一种基于VHDL的故障注入工具.以LEON3处理器为目标模型进行了故障注入实验,得到了流水线寄存器的敏感性,并对敏感性较高的寄存器加固之后再次进行可靠性评估,从而验证了该故障注入工具的有效性.本故障注入工具适用于基于VHDL的RTL级处理器的软错误敏感性分析.     

起爆方式对射频爆磁压缩发生器辐射性能的影响

射频爆磁压缩发生器的应用背景要求其具有较高的脉冲辐射功率,脉冲的频谱应在较高的频率范围内。基于信号的脉冲宽度与信号频带有近似反比的关系,文中提出了在射频爆磁压缩发生器中采用双端起爆和轴线起爆方式来压缩脉冲宽度,提高信号频率和脉冲输出功率。数值模拟结果表明,具有相同模型参数的射频爆磁压缩发生器,轴线起爆 与单端起爆方式相比,电流的脉冲宽度得到了压缩,从而提高了信号频率和脉冲功率,改善了装置的辐射性能。     

基于VHDL-AMS的模拟系统的行为级模拟算法与实现

针对基于VHDL-AMS的模拟系统的行为级模拟领域里两类关键的技术问题：行为级模拟速度问题和中断(BREAK)语句的中断列表处理问题，提出了有效的Jacobian矩阵构造方法、矩阵方程求解算法和预定义属性的计算方法。最后，通过实例验证了这些方法的功效。