快速FIR算法

并行处理是一种有效的技术,因为它不仅能提高FIR滤波器的吞吐量,并降低能耗.然而传统块滤波器的实现,随着并行度L的增加,其硬件成本也成线形增加.在许多设计情况下,这种硬件消耗是不允许的.因此需要比传统块FIR滤波器结构更少资源面积的并行FIR就更有优势.     

数字电路测试向量自动生成系统的比较

把遗传算法与蚂蚁算法运用于组合电路向量自动生成系统,并比较两者性能的优劣,根据实验结果进一步提出优化组合方案,将此方案应用于同步时序电路的测试向量自动生成系统中。提出一种优化的数字电路的测试向量自动生成系统。这个系统集合了蚂蚁算法和遗传算法的优点,使系统能在更短时间生成更小的测试集,而又能达到原先的故障覆盖率。     

电子科学与技术专业培养方案初探

以微电子技术方向为例,分析了电子科学与技术专业本科培养方案中的课程/学分设置及基础课与专业课、理论教学与实践教学的学分比例情况,简要介绍了学科主干课程的设置方案;分析比较了美国三所高水平大学同类学科的培养方案。对本科教学培养过程中存在的一些问题进行了简要分析。     

基于改进的NSGA遗传算法的SOC软硬件划分方法

在遗传算法中引入精英保持策略构造非支配集和生成新群体,并用排除法构造非支配集,本文得到了一种改进的非支配集分类遗传算法,该算法具有全局收敛特性,并简化了计算复杂性.本文将此算法应用于SOC设计的软硬件划分.针对SOC系统设计中存在多个IP核的特点,采用整数向量的个体编码方案,避免了个体编码解码的冗余.本文给出了仿真实验结果,验证了该划分方法的有效性.     

基于虚拟插件的SOC内核互连方法的研究

传统的IC设计方法已无法适应新的片上系统（System On a Chip,SOC）设计要求,需要根本的变革,即从以功能设计为基础的传统IC设计流程转变到以功能整合为基础的SOC设计全新流程。SOC设计以IP的设计复用和功能组装、整合来完成。随着以IP核复用为基础的SOC设计技术的发展,在实际设计时如何有效地对众多IP供应商提供IP核进行有效互联的问题日益受到重视。文章基于标准的接口协议——虚拟元件接口（VCI,Virtual Component Interface）,探索了一条快速、简便、稳定且易于验证的SOC内核互连的方案。     

基于ISO/IEC 15693无源标签芯片SoC结构分析和防冲撞控制研究

射频识别技术RFID(Radio Frequency Identification)是利用射频信号通过空间耦合实现非接触信息传递并通过所传递的信息达到识别目的的技术,它是自动识别技术在无线电技术方面的具体应用和发展。在HF频段通过线圈耦合磁场载波信号提供能量是RFID最大的特点,大大提高了卡片的使用寿命。文章首先分析了基于ISO/IEC15693协议的无源标签SoC系统结构,主要分析前端电路和数字基带处理电路的模块功能,详细分析了各个分模块的功能参数要求;其次对协议防冲撞指令进行了深入探讨,并基于Slot时隙EOF提出指令操作流程。     

32bit定点定值小数乘法器的算法优化及实现

小波理论和分析方法极大地促进了应用科学研究。应用领域包括:数学领域的许多学科;信号分析、图像处理;量子力学、理论物理;军事电子对抗与武器的智能化;计算机分类与识别;音乐与语言的人工合成;医学成像与诊断;地震勘探数据处理;大型机械的故障诊断等方面。CDF9/7小波更是图像编解码的首选变换核。它使用到了大量的小数乘法器,然而传统的滤波器结构都是把乘法器看成一个整体来设计,导致流水线不够深,以至于处理速度达不到很高的层次。文章首先对CDF9/7小波变换式进行变换,得到一个并行结构,并且对每一个乘法器使用Wallace Tree和CLA相结合的实现方法进行设计。最后通过仿真、功能验证和逻辑综合,证明该设计功能稳定,并且在速度上有很大的提升。     

基于多目标优化的SoC软硬件划分方法研究

集成电路不断发展,SoC已经成为电子系统设计的主流,软硬件的划分又是其中的一个重要部分。文章采用基于多目标优化的遗传算法,对从任务级进行抽象建模所得到的系统模型进行软硬件划分。将Pareto最优概念与多目标优化问题相结合,应用于遗传算法中,从而实现了兼顾系统面积、功耗、成本等参数的软硬件划分方法。     

SoC中嵌入式SRAM的BIST测试方法研究

随着集成电路设计规模的不断增大,在系统芯片SoC(System on a Chip)中嵌入大量的SRAM存储器的设计方法变得越来越重要。文中介绍了SRAM的典型故障类型和几种常用的测试方法,同时详细分析了嵌入式SRAM存储器内建自测试的实现原理以及几种改进的March算法,另外,以16k×32bitSRAM为例,给出了SRAM内建自测试的一种典型实现,并在Altera-EP1S25上实现。     

基于ECTM总线协议的总线接口单元(BIU)的电路设计

EC^TM是所有执行通写策略的MIPS微处理器内核所采用的接口规范。而BIU(businterface unit)是此次高性能、低功耗32位嵌入式微处理器芯片设计中的一个总线接口模块，它是为了实现高速缓存（cache)与外部存储器（memory)之间的通写策略（writep-through)而设计的一种总线接口单元。本文研究并设计了一种符合EC^TM规范。且满足通写策略的BIU接口电路，并着重阐述了EC^TM规范的功能特点、时序特征及BIU大致的设计方案。