宽工作电压范围单电源CMOS误差放大器

采用0.8μm标准数字CMOS工艺(VTN0=0.836V,VTP0=0.930V),设计并流片验证了具有宽工作电压范围(3～6V),可作SOC系统动态电源管理芯片内部误差放大器应用的单电源CMOS运算放大器。该误差放大器芯核同时具有适合低电压工作,并对工艺参数变化不敏感的优点。对于相同的负载情况,在3V的工作电压下,开环电压增益AD=83.1dB,单位增益带宽GB=2.4MHz,相位裕量Φ=85.2°,电源抑制比PSRR=154.0dB,转换速率Sr=2.2V/μs;在6V工作电压下,AD=85.1dB,GB=2.4MHz,Φ=85.4°,PSRR=145.3dB,Sr=3.4V/μs。     

一种应用于WLAN相位可调的本振缓冲器

该文提出了一种应用于WLAN相位可调的本振缓冲器,用于校准直接下变频收发机的I/Q两路不平衡。该电路通过开关输入MOS管源极的电容阵列,延迟本振信号,从而调节信号的相位。该文采用SMIC 0.18m工艺实现了4.8~6GHz的I/Q两路本振缓冲器的设计,其版图面积为650550m2。仿真结果表明,在5位控制字作用下,I或者Q路本振缓冲器的相移在0~8的范围内呈现近乎线性的变化,而本振缓冲器的输出功率的变化范围只有0.2dB。     

用于HDTV视频解码器的高性能SDRAM控制器

该文提出了一种适用于HDTV视频解码器的高性能SDRAM控制器。通过为SDRAM控制器设置多个端口并集成仲裁功能,该SDRAM控制器可以取代传统的总线＋DMA结构,为解码器中的功能单元有效地分配存储器的带宽资源。该文提出的SDRAM控制器内建流水线式的地址和数据路径,配合SDRAM本身流水处理指令的特性,能够无延时地处理各个端口上的存储器访问请求,从而降低了对片上缓存的需求。仿真综合结果表明,该文设计的SDRAM控制器满足HDTV解码的性能要求,且与总线＋DMA结构相比,片上缓存容量减少了约70%。     

Soft error generation analysis in combinational logic circuits

Reliability is expected to become a big concern in future deep sub-micron integrated circuits design.Soft error rate(SER) of combinational logic is considered to be a great reliability problem.Previous SER analysis and models indicated that glitch width has a great impact on electrical masking and latch window masking effects,but they failed to achieve enough insights.In this paper,an analytical glitch generation model is proposed.This model shows that after an inflexion point the collected charge has an...     

静态时序分析中的门延时计算

静态时序分析由于速度快和容量大而广泛应用于时序验证,而门延时的计算则是静态时序分析中的关键部分。以前利用等效输出驱动点导纳函数相等原理产生的模型,由于不能很好的与等效电容公式结合,门延时的计算存在过于悲观性或乐观性结果。本文采用输出驱动导纳和互连线拓扑结构相结合的方法, 对门延时负载模型进行了改进,很好地与等效电容计算结合,保证了静态时序分析的准确性。     

异步电路的设计方法及其应用

由于异步电路不仅具有高性能、低功耗、模块性等优势,而且有望解决微系统芯片中存在的模块互联难题,并被越来越多地应用于芯片的设计中,因而近年来引起了人们的高度重视.文章对研究较多的Huffman电路、延时无关电路、速度无关电路以及定时电路等的设计风格及其工具进行了对比分析,并提出了异步电路的发展趋势及其应用领域.     

基于DM642平台的视频会议中H.264/AVC编码器优化

针对视频会议系统应用,基于DM642平台进行了H.264/AVC编码器的优化.优化过程分为三步,首先是编码体系结构的选择及功能裁剪,其次是对运动估计算法进行优化,最后是针对平台的优化.在DM642平台上进行了测试,实现了20 f/s CIF(352×288)格式图像的实时编码.     

基于FPGA的稀疏网络关键节点计算的硬件加速方法研究

随着互联网、生物医学及社交网络等复杂网络研究的深入,如何寻找其等效图中关键节点越来越重要。中介中心度作为衡量图中节点重要性的主要指标,其单点的计算复杂度高达O(N3),因而成为关键节点计算问题的难点。该文在对传统的中介中心度快速算法进行分析之后,提出了一种适用于硬件设计的改进算法。同时,基于算法中各点独立、以及相邻计算间无数据依赖的特点,该文利用改进算法实现了一个流水线结构的8计算单元并行计算系统,并在FPGA上完成了硬件系统的设计和验证。通过对比8核CPU软件系统的计算时间,该文的硬件计算系统实现了4.31倍的加速比。     

分布式多元胞集成半导体放电管的设计与工艺

介绍了一种分布式多元胞集成半导体放电管的结构设计和工艺方法。在保持传统单元胞放电管器件表面总面积和放电管纵向剖面NPNPN五层结构不变的情况下,将放电管发射区等分成2(N+1)2个(N取0,1,2,3,4),构成在基区中心对称的多元胞结构。该结构优化了放电管阴极发射区的分布,使浪涌电流在整个芯片平面上趋于均匀,降低了发射区的热量集中效应;同时增加了电流放大系数,减少了放电管的开通时间。采用镓扩散、玻璃钝化等工艺流程,制作出分布式多元胞集成半导体放电管,解决了单元胞放电管散热不均匀、响应速度慢及可靠性差的问题。雷电波冲击电流测试表明,该结构提高了器件的抗电涌能力,可广泛应用于通信领域的雷电防护。     

一种基于DDS模型的信息分发方法的研究与应用

DDS是对象管理组织(OMG)推出的数据分发服务规范,专门针对分布式实时系统中基于数据的发布/订阅架构。本文研究了一种基于DDS模型的信息分发方法,然后通过一个例子演示了这种信息分发方法。该方法可很好的满足某平台系统对于数据传输的高可靠性、高实时性的要求。