适用于数据通路的可编程逻辑器件FDP100K软件系统

本软件系统是适用于第一款国产可编程逻辑器件FDP100K(FDP:FPGA for Data-Path)的实用软件开发系统.该软件系统中的各模块针对FDP100K硬件结构提出新的实现算法,尤其是后端的工艺映射和布局布线两个模块.经过完整软硬件协同测试表明:该软件系统各模块功能正确,与总控模块接口正确,与硬件对应接口正确,能高效正确地实现数据通路领域电路和其他类型电路的功能.     

用于模拟电路行为级建模的自动压扩子波方法

提出了一种新的自动压扩方法,适用于基于子波配置方法的模拟电路行为级建模.该压扩方法采用的压扩函数根据模块输入-输出函数的奇异性自动生成,因而这一方法具有通用性,可应用于任意输入-输出函数的电路模块的建模.与已有的建模方法相比,该方法能有效地降低模拟误差并减少使用基函数的个数.     

用一个初始状态生成伪穷尽测试集

本文给出了一种适合于级敏扫描方法（ＬＳＳＤ）的伪穷尽测试集生成方法。通过测试码生成电路中增加状态跳变控制电路，使得只需要一个初始状态就可生成整个伪穷尽测试集。由于这个特点，消除了必须在ＲＯＭ中存储多个初始状态的要求，从而简化了测试控制电路及测试过程。     

数字逻辑功能提取器

介绍一种数字逻辑功能提取工具ＤＬＦＥ。该工具能帮助用户从平面化的底层逻辑网表中提取出一套功能明确、易于理解和验证的层次化产；在提取的过程中也实现了对电路的功能分析。它采用人机结合的方法，由用户识别功能块，由软件实时生成网表中用户选择 那部分电路的电路图，帮助用户识别功能块；并在网表 与用户识别出的功能块同构的实便，通过归并，把电路提高到同的层次。整个过程是自下而上，不断迭代的，最后将得到层次化的电     

FPGA可编程逻辑单元时序功能的设计实现

本文主要研究高性能FPGA可编程逻辑单元中分布式RAM和移位寄存器两种时序功能的设计实现方法.运用静态Latch实现分布式RAM的写入同步,以降低对时序控制电路的要求;为克服电荷共享问题,提出通过隔断存储单元之间通路的方法实现移位寄存器.以含两个四输入LUT(Look Up Table)的多功能可编程逻辑单元为例,详细说明电路的设计思路以及实现方法.研究表明,本文提出的方法可以简化对时序控制电路的设计要求,克服电荷共享问题,减少芯片面积.     

带时延约束的FPGA布线算法

基于ＳＲＡＭ编程结构的门海型ＦＰＧＡ连线上的时延较之ＡＳＩＣ来说比较大,连线延迟不可预测．在很多应用中必须对关键路径的时延加以定量限制（包括上限、下限和一组路径的时延差）．时延约束的实现需要布图算法来保证．一般时延驱动的布线算法只能定性地优化时延性能,不能满足定量要求．本文提出了高性能ＦＰＧＡ最短路径布线算法,以它为主体的ＦＰＧＡ布线器能全面地考虑各种时延约束,更好地利用布线资源,对其它无时延约束的线网也可进行时延优化,提高整个芯片的性能     

使用变比例到定比例的方法优化CMOS串联缓冲器链的设计

本文提出了一种新的变比例到定比例(variable to fixed,VF)的CMOS串联缓冲器链的设计方法.这种VF的设计方法考虑了一个由倒相器组成的缓冲器链的初始输入波形斜率对其每一级时延的影响.同时,计算了倒相器的前馈电容对时延的影响.并着重研究了以上因素所导致的缓冲器链前几级的特殊性质,并据此提出了一个考虑初始波形的全局的倒相器链的优化方法.对每个倒相器的输出响应,我们提出了一组解析表达式.理论推导和SPICE的模拟证明,我们的VF设计方法是一个针对时延的最优解,面积相应较小.实验数据显示:与传统的常比例方法相比,可以节省6~10%的时延和30~70%的面积.     

适用于IP设计的16位可扩展定点DSP

介绍了一种称为ＷＤＳＰ的１６位定点ＤＳＰ,它具有一条指令完成一向量操作及ＤＭＡ数据传输与数据运算并行操作的特点。该ＤＳＰ的结构和指令集设计规则,使其可根据不同的应用,通过增减功能模块及相应的指令来定制ＤＳＰ。     

FDP FPGA芯片的设计实现

研究了新型的FDP FPGA电路结构及其设计实现.新颖的基于3输入查找表的可编程单元结构,与传统的基于4输入查找表相比,可以提高约11%的逻辑利用率;独特的层次化的分段可编程互联结构以及高效的开关盒设计,使得不同的互联资源可以快速直接相连,大大提高了可编程布线资源效率.FDP芯片包括1600个可编程逻辑单元、160个可用IO、内嵌16k双开块RAM,采用SMIC 0.18μm CMOS工艺全定制方法设计并流片,其裸芯片面积为6.104mm×6.620mm.最终芯片软硬件测试结果表明:芯片各种可编程资源可以高效地配合其软件正确实现用户电路功能.     

KrF光刻工艺实现110nm以及更先进的技术节点

随着芯片价格的降低,为了获得更多的利润,业界必须不断向着更小（芯片尺寸）和更大（硅片面积）迈进。尽管300mm硅片与ArF光刻技术的组合已经成为了110nm以下先进工艺的主流,但是200mm硅片及KrF光刻技术以其成熟的技术、低廉的价格也在这一领域占有一席之地。由此,如何在110nm以下的技术中选择使用KrF光刻技术取代主流的ArF光刻技术成为了业界共同关心的话题。就光学复杂性本身而言,使用KrF光刻技术实现90nm技术节点,其K1因子已经达到了惊人的0.29,这与使用ArF光刻技术实现65nm技术节点可谓旗鼓相当。本文着重评估和研究了90nm技术节点上,KrF光刻技术实现多晶硅栅电极、金属1和接触孔的工艺表现。基于实验数据发现,基于先进的KrF光刻技术可以量产90nm工艺。