MEMS移相器及其在微型通信系统中的应用

从传统移相器的构造和原理出发，进一步分析了MEMS移相器的结构、特性。结果表明，MEMS移相器具有传统移相器所无法比拟的体积小、损耗小、成本低、频带宽、易于集成等突出优点。随着高阻硅衬底在微波领域应用的扩展，MEMS移相器介质损耗大幅度降低，将能与信号处理电路一同集成于硅衬底上，便于相控阵雷达等通信系统实现微小型化。     

用于微波/射频集成电路的一种新型低损耗介质——多孔硅及氧化多孔硅厚膜

提出在单片微波集成电路(MMIC)中用多孔硅/氧化多孔硅厚膜作微波无源器件的低损耗介质膜.研究了厚度为70μm的多孔硅/氧化多孔硅厚膜在低阻硅衬底上的形成,这层厚膜增加了衬底的电阻率,减少了微波的有效介质损耗.通过测量在低阻硅衬底上形成的氧化多孔硅厚膜上的共平面波导的微波特性,证明了在低阻硅衬底上用厚膜氧化多孔硅可以提高共平面传输线(CPW)的微波特性.     

低电压驱动的硅基Ka波段级联式MEMS移相器

通过在共平面波导上周期性地分布微机械电容,外加电压驱动改变电容值,可实现级联式MEMS移相器.本文讨论了优化相移特性对共平面波导特性阻抗及下拉电压的要求,通过工艺参数优化制备了高阻硅基上的Ka波段级联式MEMS移相器,测试结果表明制备器件具有较低的驱动电压,8V时即产生明显的相移量,在36GHz处15V驱动电压时相移量为118°,25V时为286°.对微结构弹性膜的机械振动寿命测试表明,13级级联的MEMS移相器所有弹性膜同步振动的寿命为3×10⁶次.为器件的实用化提供了重要保障.     

高阻硅基铝硅合金弹性膜MEMS相移器

级联式MEMS相移器可通过悬浮于共平面波导之上的微机械可调电容的变化,来改变传输线的特性阻抗和相速,达到相移的目的.文中讨论了MEMS相移器特性对微机械电容和下拉电压的要求,并通过轻质量的铝硅合金弹性膜,获得了较低的下拉电压.测试结果表明,相移器的下拉电压不大于40V,且当控制电压大于10V时,即有明显的相移.该MEMS相移器制备于电阻率大于4000Ω*cm的高阻硅衬底上,获得了较好的传输特性,在整个测试频段1～40GHz,S21均小于3dB,并在25V时获得了大于25°的相移量.     

低损耗微波MEMS共平面波导在低阻硅上的实现

在低阻硅衬底上采用常规CMOS工艺和后处理微机械加工技术实现了微波MEMS共平面波导,并与高阻硅基平面结构共平面波导特性进行了比较.采用混合相似剖分有限元方法设计了一组不同特性阻抗值的传输线,并通过关键的混合腐蚀技术制备了50Ω和120Ω两种特性阻抗的传输线.由于腐蚀去除了信号线下方导致损耗的低阻硅衬底,使得传输线插入损耗、散射特性等得以改善.实验中,使用矢量网络分析仪分别在微机械加工前后对传输线进行了1GHz到40GHz频段的参数测试,利用多线分析技术对测试结果进行了分析.结果表明在微结构悬浮后共平面波导的损耗特性有了大幅度的降低,30GHz处插入损耗约为7dB/cm,较腐蚀前降低了10dB/cm.     

电荷泵技术在高压 MOS晶体管可靠性研究中的应用

主要阐述了电荷泵技术在14 V HV MOS晶体管可靠性研究中的应用.使用了一种改进的电荷泵技术分析了经过热载流子加压后的器件特性.使用这种方法,我们可以精确描述器件损伤的位置和程度,以及可以精确评估由于HCI效应引起的界面缺陷的变化,为器件优化与工艺改进提供重要参考信息.     

基于单π模型的RF螺旋电感模型及参数提取法

提出了一种基于单π模型的RF螺旋电感等效电路模型及参数提取方法。该模型在传统单π模型基础上,增加支路间的并联RC网络来表征衬底耦合。在串联支路,增加RL网络来模拟趋肤效应和邻近效应。采用分频段的方法来合理简化等效电路。采用直接解析法来获得等效电路网络中所有的模型参数,无需任何优化。验证结果表明,在0~40 GHz范围内,模型值与仿真值吻合较好。该模型及参数提取方法不仅能简化计算量,还能更好地解释电路行为,对RFIC设计有参考价值。     

22 nm FDSOI器件的制备与背偏效应研究

提出了一种基于后栅极工艺的22 nm 全耗尽绝缘体上硅(FDSOI)器件的制备方法。基于电学测试结果,分析了器件的基本性能,研究了背栅偏压对器件性能的影响。结果表明,器件的开关电流比比较高、亚阈值摆幅较小,符合产业的一般标准。背栅偏压对长沟道和短沟道器件的阈值电压均有明显的影响。电路设计人员可以根据不同需求,选择工作在正向体偏置(FBB)模式或者反向体偏置(RBB)模式的器件。     

基于神经网络的逻辑门NBTI退化建模与计算

提出了基于神经网络的逻辑门退化延迟模型。根据逻辑门延迟数据特征,采用神经网络BP算法,对仿真样本数据进行训练,获得7种基本逻辑门延迟退化计算方法以及网络模型参数。基于45 nm CMOS工艺进行验证,模型计算值与Spice仿真数据的误差不超过5%。在此基础上,提出NBTI效应下的电路路径延迟退化计算流程,并编写计算程序,对基本逻辑门构成的任意组合逻辑电路(ISCAS85)进行NBTI退化分析,获得路径时序的NBTI退化量。采用该模型,可在电路设计阶段预测电路时序,为高性能、高可靠性数字集成电路的设计提供重要依据。     

14 nm FinFET栅围寄生电容的建模与拟合

提出了一种基于保角映射方法的14 nm鳍式场效应晶体管(FinFET)器件栅围寄生电容建模的方法。对FinFET器件按三维几何结构划分寄生电容的种类,再借助坐标变换推导出等效电容计算模型,准确表征了不同鳍宽、鳍高、栅高和层间介质材料等因素对寄生电容的依赖关系。为了验证该寄生电容模型的准确性,对不同结构参数的寄生电容进行三维TCAD仿真。结果表明,模型计算结果与仿真结果的拟合度好,准确地反映了器件结构与寄生电容之间的依赖关系。