0．18μm CMOS工艺10Gb／s VCSEL电压驱动器设计

采用SMIC0．18μm1P6M混合信号CMOS工艺设计了10Gb／sVCSEL电压驱动器,可以用于驱动共阴结构的VCSEL。电路采用了RC负反馈技术和C3A（电容耦合电流放大器）结构,仿真结果表明,电路在10Gb／s速率下工作性能良好,最高可工作至12．5Gb／s。电路采用1．8V和3．5V电压供电,直流总功耗为164mw。     

第三代移动通信测试信号源射频模块的研制

针对WCDMA,cdma2000以及TD-SCDMA这三种主流的第三代移动通信标准,研制了测试信号源射频模块。该模块具有集成度高、成本低、配置灵活等特点。文中给出了该模块的设计方案,对各种模式下的射频性能进行了仿真。研究了多种标准下的射频测试方案。最终研制的射频模块尺寸为7.5cm×6cm,测试结果满足3GPP和3GPP2的技术标准。     

MP-C60(M=Cu,Co)化合物的合成、表征及光电性能研究

卟啉和金属卟啉不仅是良好的电子给予体,而且在紫外可见光区有着非常广泛的吸收,这有利于太阳能的利用.富勒烯(C60)由于自身独特的结构而成为较好的电子受体.近年来,大量共价键连卟啉-富勒烯D-A化合物被合成与研究[1-4].通过柔性连接体形成的卟啉-富勒烯化合物有利于增加给-受体间电子的流动性,使化合物具有优良的光电转换性能[2].中间体和产物的合成见图1.1和2的合成、纯化参照文献[2].3的合成:在N2下把37.2mg对羟基苯甲醛、75.2mg2、过量灼烧的无水碳酸钾加入30mL DMF中,80°C反应8h后,甲苯和蒸馏水分液,粗产品用硅胶柱层析,甲苯淋洗,…     

显影关键点及其对精细线路制作的影响

文章结合过显侵蚀干膜的原理,试验设计不同的显影条件,分析干膜线路和蚀刻线路的情况,确定显影关键点及其对精细线路制作的影响。     

5-Gb/s 0.18-μm CMOS集成时钟提取功能的2:1复接器设计

摘要：采用SMIC 0.18um CMOS工艺设计并实现了一个5-Gb/s在片集成时钟提取功能的2:1复接器,且该时钟提取子电路具有自动相位对准功能.芯片面积为670um*780um.在1.8V电压下,总功耗为112 mW, 输入灵敏度在50 mV以下, 输出单端摆幅大于300 mV. 测试结果表明,该复接器能够在不需要任何外接元件、参考时钟或外部相位调整下可靠地工作在1.8 Gb/s至2.6 Gb/s之间的任何输入数据速率. 该芯片可被用在并行光互连系统中.     

电子电路与综合实验课程建设研究与实践

“电子电路与综合实验”课程是电子、信息、通信类等专业学生重要的基础实践环节之一,主要内容包括混频器、射频功率放大器、模拟调幅调频通信收发系统实验及常用仪器的使用。为了更好地在32个课时内完成本课程的理论和实践教学,同时要帮助学生理解无线通信系统电路单元和系统级的概念,培养较强的动手能力,本文从本课程开设的必要性入手。提出了本课程建设的途径,从理论和实践角度阐明了本课程建设的途径。教学实践表明,达到了预期的教学效果。     

浅谈蚀刻因子的计算方法

文章针对业内不同蚀刻因子的计算方法做了较详尽的分析,并结合试验验证进而提出对蚀刻因子计算方法的一点看法,对于蚀刻因子的正确运用有一定的参考价值。     

竹荪加工中废弃物多糖水解液的胶束毛细管电泳研究

本文建立了胶束毛细管电泳测定竹荪加工废弃物的多糖组成的新方法。考察了缓冲溶液、表面活性剂、运行电压、温度等因素对分离效果的影响。选择25mmol/L硼酸盐(pH=9.4)-20mmol/L十二烷基磺酸钠(SDS)为电泳介质,分离电压为15kV,分离温度为25℃,9min中内可实现对竹荪加工中废弃物中多糖的单糖组分的分离检测。     

面向中国电信三网融合建设的视频质量评估方法研究

面向中国电信三网融合建设,研究具有更大灵活性和前瞻性的视频质量评估方法:包括建立视频质量模型,研究主客观视频质量评估体系,最终确定视频质量评估设计方案.特别是提供具有一定冗余性布置的探索节点方案,提供多种参考帧方式的视频图像评估方法,以适应目前三网融合中的各种分工界面模式.     

电镀铜厚差异对线宽的影响大小

本文针对电镀不均造成精细线路制作困难的问题,试验分析了不同电镀铜厚、不同最小间距板的线宽过蚀量,推算确定了不同电镀铜厚差异下的线宽大小差异值;并能根据线宽差异值反推出电镀铜厚差异的控制范围,为相关的生产指导和品质判定提供有价值、方便快捷的方法。