计数器的设计与应用信息化教学设计

计数器的设计与应用是"电子技术基础"课程当中的重要内容,通常采取的是纯理论的授课方式,本文主要从利用信息化手段实施教学的理念出发,以一堂课为例进行信息化教学设计.本设计对现代电子技术类课程乃至其它课程采用先进信息化手段教学以提高教学质量有一定的指导作用.     

基于统计时分复用技术的三维片上网络

在片上网络(Network on Chip, NoC)系统中,本地子系统通常基于总线结构,而全局通信则由基于包交换的网络构成。然而,由于总线和网络之间通讯机制的差异,当本地子系统内各核访问全局资源的时候,系统整体性能将下降。在3D NoC中,由于全局网络规模的扩大,该问题将越发显著。对此,该文提出一种基于统计时分复用(Statistical Time Division Multiplex, STDM)技术的3D NoC架构。该架构首先在本地子系统引入STMD控制单元,然后在网络接口设计中增加了计数及等待机制,并对路由节点针对STDM技术进行了优化设计,以增强对STDM的支持,减小总线、网络间的差异。同时,该文还充分利用STDM帧的特点,设计了一种新的数据包格式,以进一步降低全局通信的网络负荷。为证明新方案的高效,该文采用SystemC语言进行系统级建模,仿真结果表明：该方案在降低网络负荷、减小通信延时方面有着显著效果。最佳情况下,两者可以分别降低为传统方案的45%和20.5%。而实际应用中,尤其对于通信密集型应用而言,该方法的改善效果也同样明显。     

基于微码控制器的NoC网络接口设计

本文提出了一种适用于双通道路由器构建的片上网络系统的网络接口．该网络接口集成IP核一侧采用AMBA协议,网络一侧同时兼容3种片上通信协议以适应不同的NoC应用环境．在该设计中微码控制器通过加载并执行微程序控制整个接口的工作流程,这种可编程的设计使得该网络接口具有一定的灵活性．独立双通道的设计可以同时进行网络包的发送和接收,保证了片上通信效率．实验结果表明,该网络接口资源消耗少,响应延迟低．     

IEEE802.1AE中GCM的高速硬件实现

该文设计了一种适用于IEEE802.1AE协议的GCM高速硬件结构。GCM的核心模块包括AES和Ghash两部分。该文中Ghash模块采用了一种新型的并行乘加器,可以同时处理多组数据,而不需要预先确定等待处理的分组数据总数;为了支持密钥每个时钟周期不断变化,AES中密钥扩展模块采用了循环展开结构。该文采用二度并行的Ghash模块实现了GCM高速加密电路,使用Fujitsu 0.13 m 1.2 V 1P8M CMOS工艺进行逻辑综合,得到吞吐率为97.9 Gbps,面积为547 k门,时钟频率达到764.5 MHz。     

硬件复用的内建自测试结构设计

现代数字电路因规模庞大、复杂性高而导致测试困难,系统维护成本较高。内建自测试(Built In Self Test, BIST)是针对该问题的一种有效的可测性设计技术。由于内建自测试是通过在电路内部设计测试生成与分析模块,因此需要消耗额外的硬件资源。通过对测试生成与特征分析模块的结构分析,提出基于硬件结构复用的可重构逻辑块观测器,并基于该模块设计了可重构的内建自测试结构。仿真结果表明,该测试结构通过结构的时分复用,能有效的降低硬件资源消耗,测试逻辑正确有效,测试时间较短。     

溶解热测定实验的自动测控系统

1　实验原理及改进　　“溶解热的测定”是物理化学实验中的一个经典实验。其实验方法是采用电热补偿法 ,实验时先测定体系的起始温度 ,随着样品的溶解 ,溶液温度会随之降低 (吸热反应 ) ,通过电加热方法使体系恢复至起始温度 ,根据所耗电能求出热效应Ｑ =Ｕ·Ｉ·ｔ。其中 :Ｕ为电阻值为Ｒ的电阻丝加热器两端电压 (Ｖ) ,Ｉ为流过电阻丝的电流 (Ａ) ,ｔ为通电时间 (ｓ)。　　此实验设备简单 ,效果也明显。但此实验也存在一些缺陷 :在实验过程中 ,往往由于电压、电流的波动 ,很难得到稳定的功率值 ;实验过程每次样品加入后 ,到体系恢复至起始…     

一种高精度的大点数二维FFT处理器设计

基于传统的频域抽取快速傅里叶变换(FFT)算法以及二维FFT算法,设计了一种高精度的大点数FFT处理器。该处理单元采用一个状态机控制整个运算流程,针对小点数情况的一维FFT算法和大点数情况的二维FFT算法,该处理器都可以智能地选择合适的处理流程和缓存管理,自动地完成整个FFT运算而无需软件介入。在支持大点数的二维FFT算法的基础上,该设计还通过对旋转因子计算过程的优化,以提高在大点数情况下的精度表现,在4M长度的输入序列时可以获得130 dB以上的信噪比。     

32位定浮点数正余弦函数FPGA实现方法

本文首先介绍了查表算法和Cordic算法原理,在这两种算法基础上,用Verilog HDL语言对32位定点数的正余弦函数进行了编程设计,结合仿真综合结果,对这两种方法从运算精度,运算速度和占用硬件资源几方面进行了分析.进而采用不经过浮点定点转换,直接在Cordic算法改进的基础上实现32位浮点数的正余弦函数FPGA设计.最后,对这三种实现方法进行了综合评价.     

基于虚拟仪器的回声探伤系统设计与实现

本文介绍了一种应用虚拟仪器技术的回声探伤系统,它由硬件部分和一套控制分析软件组成。文章主要介绍了控制分析软件的各个功能组成部分,其各个功能块相对独立。该系统是一套具有脉冲激励产生,回波信号数据采集,降噪,缺陷定位,缺陷特征提取功能的完整的回声探伤系统。在LabVIEW软件的基础上通过调用第三方数据采集卡的dll库函数进行回波信号的采集,提出了波形和数组抽值相结合的精确定位的方法,提出了一种根据缺陷波形的上升和下降速率来判断缺陷类型的方法。实验结果表明缺陷能够被精确地定位和定性。     

智能BIT降虚警技术

通过分析智能BIT虚警的影响因素,从影响最大的时间环境应力和间歇故障着手,从而抑制虚警。首先分析时间环境应力与BIT虚警关联分析,通过SVM(支持向量机)选择合适的关联阈值降低虚警。然后进行间歇故障与BIT的关联分析,选择训练HMM模型来诊断间歇故障。通过这两个途径,有效降低BIT虚警。